RISC-V正式验证框架 —— riscv-formal

RISC-V正式验证框架 —— riscv-formal

去发现同类优质开源项目:https://gitcode.com/

简介

riscv-formal 是一个针对 RISC-V 处理器进行形式验证的框架。该项目目前正处于进行中，随着项目不断成熟，部分接口可能会有所调整。本项目为用户提供了一套完整的 RISC-V 处理器形式验证解决方案。

项目组成

riscv-formal 主要包括以下组件：

1. RISC-V ISA 的形式描述框架：与处理器无关，用于描述 RISC-V 指令集架构。
2. 正式测试平台规范：针对每个支持的处理器，定义了一组必须由处理器内核实现的接口规范。
3. 辅助证明和脚本：例如，用于证明 RISC-V ISA 规范与 riscv-isa-sim 模拟器的正确性。
4. 处理器内核绑定：例如，针对 PicoRV32 处理器内核的绑定。
5. 顺序等效检查：用于证明带有和不带有 RVFI（RISC-V Formal Interface）功能的处理器版本的等效性。

当前进展

项目当前的重点是实现 RISC-V RV32I 和 RV64I ISA 的所有指令的正式模型，并针对 RISC-V “Spike” ISA 模拟器中使用的模型进行正式验证。

注意事项

• 项目处于进行中状态，部分接口可能发生变化。
• 请确保在使用前了解项目最新进展。

去发现同类优质开源项目:https://gitcode.com/