RiscyOO: RISC-V 乱序处理器

RiscyOO: RISC-V 乱序处理器

riscy-OOO RiscyOO: RISC-V Out-of-Order Processor 项目地址: https://gitcode.com/gh_mirrors/ri/riscy-OOO

项目基础介绍和主要编程语言

RiscyOO 是一个基于 RISC-V 架构的开源乱序处理器项目，使用 Bluespec System Verilog (BSV) 进行开发。该项目旨在实现一个高性能的乱序超标量处理器，支持 RISC-V 64 位指令集（RV64G），并具备多核缓存一致性功能。

项目核心功能

1. RISC-V 64 位指令集支持：RiscyOO 实现了 RISC-V 64 位指令集，包括 IMAFD 扩展，能够处理复杂的计算任务。
2. 乱序执行：处理器采用乱序执行技术，能够有效提高指令执行的并行性和效率。
3. 多核缓存一致性：支持多核处理器之间的缓存一致性，确保多核系统中的数据一致性。
4. Linux 启动支持：RiscyOO 能够启动多核 Linux 系统，适用于高性能计算和嵌入式系统。
5. FPGA 支持：项目支持在 AWS F1 FPGA 上运行，提供硬件加速能力。

项目最近更新的功能

1. Verilator 仿真支持：新增了对 Verilator 仿真工具的支持，方便开发者在本地进行仿真测试。
2. 多核仿真优化：改进了多核仿真性能，提升了仿真速度和稳定性。
3. 调试输出控制：增加了调试输出的控制选项，开发者可以根据需要调整调试信息的输出。
4. 预构建 Linux 镜像：提供了包含 PARSEC 基准测试的预构建 Linux 镜像，方便用户快速测试和评估性能。
5. GAP 基准测试支持：新增了对 GAP 基准测试的支持，扩展了项目的测试覆盖范围。

RiscyOO 项目通过不断优化和扩展功能，为开发者提供了一个强大的 RISC-V 乱序处理器平台，适用于高性能计算和嵌入式系统开发。

riscy-OOO RiscyOO: RISC-V Out-of-Order Processor 项目地址: https://gitcode.com/gh_mirrors/ri/riscy-OOO