GHDL Yosys 插件项目推荐

GHDL Yosys 插件项目推荐

ghdl-yosys-plugin VHDL synthesis (based on ghdl) 项目地址: https://gitcode.com/gh_mirrors/gh/ghdl-yosys-plugin

1. 项目基础介绍及主要编程语言

GHDL Yosys 插件是一个开源项目，旨在将GHDL（一个VHDL模拟器）与Yosys（一个开源的数字电路设计工具）相结合，以实现VHDL语言的合成。该项目主要通过C++和VHDL编程语言实现，同时也涉及一些Shell和Tcl脚本。

2. 项目的核心功能

该项目的主要功能是提供一个Yosys的插件，使得用户可以在Yosys环境中直接使用GHDL进行VHDL代码的合成。具体功能包括：

• 支持VHDL代码的解析和合成。
• 与Yosys的其他合成工具无缝集成，如 IceStorm 的 Ice40 合成器。
• 提供了命令行工具，使得用户可以方便地进行VHDL代码的合成。
• 支持多种FPGA板卡，如Lattice的IceStick。

3. 项目最近更新的功能

根据项目的最新动态，最近更新的功能包括：

• 修复了之前版本中的一些bug，提高了稳定性和可靠性。
• 对合成引擎进行了优化，提高了合成速度。
• 增加了对更多VHDL语法和特性的支持。
• 更新了文档，使得用户更容易理解和使用该插件。
• 提供了预构建的容器镜像，使得用户可以更方便地部署和使用该插件。

ghdl-yosys-plugin VHDL synthesis (based on ghdl) 项目地址: https://gitcode.com/gh_mirrors/gh/ghdl-yosys-plugin