GaleZhang的博客

前言上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。DPU概述DPU是Vitis AI中官方提供的FPGA神经网络加速器，其架构如下图：DP(Deep Learning Processor Unit)是专用于卷积神经网络的可配置计算引擎。 引擎中使用的并行度是设计参数和应用程序。 它包含一组高度优化的指令，并支持大多数卷积神经网络，例如VGG，ResNet，GoogleNet，YOLO，SS

前言毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。Vitis架构XRT由上图可以看到，Xilinx为我们提供了各种各样的加速库，而XRT(Xilinx Runtime Library)则是我们的代码与Xilinx硬件交互的中间件和媒介。有了XRT，我们就可以用更上层的开发方

环境Ubuntu 16.04 LTSXILINX ZYNQ UltraScale+ MPSoc ZCU106问题想要在ZCU106上安装linux系统以便于后续开发，查阅了很多资料，发现网上说的都不是很清晰，逻辑有些乱，最后还是通过官方文档的描述，很快的解决了问题，在此也提醒自己，利用好官方的手册，不要盲目的去网上找解决方法。官方手册：PetaLinux Tools Documentat...

Zynq术语详解，不懂啥是PL，PS，APU，SCU？那就进来看看吧PS: 处理系统 （Processing System) , 就是与FPGA无关的ARM的SOC的部分。PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分。之所以叫PL，而不是叫FPGA，我想，原因主要是考虑到让搞软件的兔子们不要看了以后望而生畏。逻辑嘛，搞软件的也要讲逻辑是不？可编程，软件就是编...