开根号

本文介绍了一种在不使用任何数学库函数的情况下,求解一个数m开n次方的有效算法。通过逼近法,不断调整中间值直到其n次方接近m,实现了精度控制在1e-13内的计算。代码示例使用C++实现,适用于1<=n<=32,1<=m<=2^n范围内的数值。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

链接:https://www.nowcoder.com/questionTerminal/5272cb35e20d460d85362c3728d4197a
来源:牛客网
 

[编程题]开根号

  • 热度指数:82 时间限制:C/C++ 1秒,其他语言2秒 空间限制:C/C++ 32M,其他语言64M

在没有任何数学库函数的情况下,求一个数 m 开 n 次方的结果。

输入描述:

每组输入只有1行,包括有一个正实数m和一个正整数n,其中1 <= n <= 32, 1<=m<=2n2^{n}2n。

 

输出描述:

输出只有一行,打印m开n次方的结果,小数点后面保留12位。

示例1

输入

2 10

输出

1.071773462536

来自:https://blog.youkuaiyun.com/white_zzZ/article/details/104096412

没有思路  网上的想法 用逼近法,无限逼近x,使得x的n次方无限接近于m(至于接近多少自己定义)

另外 学习到long double  输入格式为llf或者是Lf涨知识

#include <bits/stdc++.h>
using namespace std;
const double eps=1e-13;
long double n,m;
int main(){
    scanf("%llf%llf",&m,&n);
    long double l=0.0,r=2.0;
    while(fabs(r-l)>=eps){
        long double mid=(l+r)/2;
        long double tmp=pow(mid,n);
        if(tmp>m){
            r=mid;
        }else{
            l=mid;
        }
    }
    printf("%.12llf\n",l);
    return 0;
}

 

### 如何在 Verilog 中实现根号运算 对于复杂的数学运算如根号,在硬件描述语言Verilog中的实现通常有两种主要方式:一是通过编写自定义逻辑来计算平方根;二是利用预先设计好的IP核。 #### 自定义逻辑实现方法 一种常见的算法用于实现在FPGA上执行根号运算是牛顿迭代法。下面是一个简单的例子,展示了如何使用此方法创建一个可以求解无符号整数平方根的功能模块[^1]: ```verilog module sqrt #(parameter WIDTH=8)( input wire clk, input wire rst_n, input wire start, output reg ready, input wire [WIDTH-1:0] value_in, output reg [WIDTH/2 : 0] result_out); localparam IDLE = 2'b00; localparam CALCULATING = 2'b01; reg [1:0] state; integer i; wire signed [WIDTH*2-1:0] temp_value; assign temp_value = {{(WIDTH){value_in[WIDTH-1]}}, value_in} * {{(WIDTH){result_out[WIDTH/2]}, result_out}; always @(posedge clk or negedge rst_n) begin if (!rst_n) begin // Reset logic here... state <= IDLE; ready <= 1'b1; end else case (state) IDLE: begin if(start && !ready) begin ready <= 1'b0; state <= CALCULATING; // Initialization of variables before calculation starts. end end CALCULATING: begin for(i=0; i<WIDTH; i=i+1)begin // Newton-Raphson iteration implementation goes here. end ready <= 1'b1; state <= IDLE; end endcase end // Additional combinational and sequential logics required to implement the actual algorithm. endmodule ``` 请注意上述代码只是一个框架性的展示,并未完全填充具体的Newton-Raphson迭代细节以及其它必要的组合与时序逻辑部分。实际应用时需根据具体需求调整参数宽度和其他内部信号处理机制。 #### 使用 IP 核的方式 另一种更高效的办法就是采用现成的IP核来进行此类复杂运算。许多供应商提供已经优化过的浮点或定点算术单元库,其中包括了可以直接调用的sqrt函数。当项目允许的情况下,推荐优先考虑这种方法因为它能够节省大量的发时间和精力同时还能获得更好的性能表现。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值