g_125487的博客

HDB3码是一种改进型基带传输编码方式，通过引入V破坏码和B极性码来解决AMI码的连零问题。其编码过程分为五步：1）在连续4个0时插入V码；2）根据相邻V码间1的个数奇偶性决定是否加入B码；3）按正负交替规则确定B极性；4）V码极性跟随前导非零码；5）最终形成四种编码组合。Verilog实现包括原始数据生成和V码插入模块，通过计数器统计连零和连1个数，在特定条件下插入V/B码以优化信号传输性能，确保定时信号恢复可靠性。

本文设计了一个基于FPGA的多功能电子表系统，采用Verilog语言实现。系统包含9项核心功能：时间显示（00:00-23:59）、日期显示（支持闰年识别）、时间/日期设置、3组闹钟提醒（LED闪烁5秒）、倒计时功能（可暂停）、秒表计时、3国时间切换（美国、新西兰、泰国），并通过6个按键实现所有操作控制。系统采用状态机架构，包含主状态机和多个子状态机，分别管理不同功能模块。数码管显示模块采用动态扫描方式，支持8位数码管显示。时间处理模块包含本地时间和3个时区时间计算，自动处理闰年、大小月等日期逻辑。倒计时和

基于FPGA的QAM调制系统设计与实现 本文提出了一种基于FPGA的数字QAM调制系统设计方案。该系统采用Verilog HDL实现，主要包含以下模块：分频模块将主时钟分频为4KHz信号；m序列发生器产生伪随机序列作为输入信号；串并转换模块将串行数据转换为I/Q两路并行信号；电平映射模块完成信号幅度转换；正弦/余弦波发生器产生正交载波；ASK调制器实现两路信号调制；最后通过加法器合成QAM调制信号。系统顶层模块整合了各子模块功能，通过仿真验证了设计的正确性。该方案实现了完整的QAM调制流程，为数字通信系统的

本文基于Xilinx ZYNQ 7020 FPGA实现了一个多频正弦波合成与滤波系统。系统采用DDS技术生成3M、10M和20MHz三种正弦波信号，通过相位累加器和ROM查表实现波形输出。三个频点信号经叠加模块相加后，送入FIR滤波器进行特定频率提取。设计中包含PLL时钟管理模块（200MHz）、三路DDS模块、信号叠加单元和FIR滤波模块，全部通过PL端实现。Verilog代码展示了DDS核心的频率控制字计算、相位累加过程以及FIR滤波器的数据流控制，最终可通过滤波器从混合信号中提取目标频率成分。系统已通

本文提出了一种基于FPGA的车速检测与里程测量系统。系统采用光电编码器获取电机转速脉冲信号，通过FPGA进行信号处理和计算。核心原理包括：通过编码器A/B相正交脉冲测速（频率与转速成正比），采用积分法或脉冲累加法计算里程。硬件组成含光电编码器（1024PPR）、FPGA核心板（Xilinx Artix-7）及信号调理电路。文中展示了滤波Verilog代码，通过32位移位寄存器实现信号滤波，解决了光电传感器信号毛刺问题。实验结果表明，该系统能有效实现车速检测和里程计算，具有稳定可靠的性能。

本文设计了一种基于FPGA的串口控制音乐播放器系统。系统通过串口接收数字1-8编码的音符信号（分别对应do、re、mi等），自动播放0.5秒时长的音符，并支持单音和批量发送（最大缓存100个音符）。硬件架构包含串口驱动、数码管显示、蜂鸣器PWM驱动和FIFO数据缓冲四个模块。其中串口模块实现了115200bps的异步通信，接收端采用三级寄存器消除亚稳态，并检测起始位触发接收过程。播放过程中，六位数码管会动态显示当前及历史音符，新音符从右端插入，旧音符依次左移。系统采用Verilog语言实现，具有实时接收处理

本解码板设计基于数字锁相环（DPLL）架构，实现了对5 MHz曼彻斯特编码信号的时钟恢复与数据解调。首先，**phasecomparator**模块对输入信号和反馈时钟进行相位与频率检测，输出Lead/Lag脉冲；随后，**randomwalkfilter**与**variableresetrandomwalkfilter**模块将脉冲平滑为微调指令，驱动**freqdivider\_multiple**模块动态调整分频比，生成稳定的5 MHz恢复时钟和10 MHz采样时钟。

摘要： 本文设计了一种基于FPGA的疲劳驾驶检测系统，以Altera Cyclone IV E芯片为核心，结合OV7255摄像头、LCD屏幕、触摸按键及蜂鸣器模块，实现实时眼部状态监测与分级报警。系统通过摄像头采集图像，经FPGA进行二值化与形态学处理，提取眼部特征并计算纵横比（EAR），判断闭眼时长是否超阈值，触发蜂鸣器报警。实验表明，系统能准确锁定睁/闭眼状态并在LCD上标记，验证了其可行性与实时性，适用于车载安全监测场景。 关键词： FPGA；疲劳检测；图像处理；眼部特征；实时监测

本文设计了一种基于FPGA的超声波水位监测系统，通过硬件模块和软件算法的协同工作实现高精度水位测量。系统采用FPGA作为核心处理器，利用超声波测距模块实时采集水位数据，通过状态机控制测量流程（空闲、发送、接收、完成四个状态），测量结果经FPGA处理后通过蓝牙模块上传。硬件部分包括FPGA开发板、超声波传感器、蓝牙通信模块等；软件采用自顶向下设计方法，实现了距离计算（声速×时间/2）和数据传输功能。测试表明，该系统具有实时性强、测量精度高（毫米级）的特点，为水位监测提供了一种高效的解决方案。主要创新点在于利用

本文基于FPGA实现VGA显示文字和数字功能，主要包含以下内容：VGA显示参数：采用640×480@60模式，像素扫描频率25.175MHz；字模生成方法：通过字模软件生成64×64点阵的文字（如"心率测试"）和32×64点阵的数字（如"68"），需特别注意字模数组的宽度和深度设置；代码实现：在VGA驱动基础上修改显示模块，通过坐标定位和字模数据扫描来显示指定内容；注意事项：文字和数字的点阵尺寸不同，需确保字模输出格式正确，否则会影响显示效果。

模块购买，这个商家给我螺丝没发全，导致我emmm没法安装到一起，只能非常简陋的测量一下。基于FPGA的电子秤设计hx711。

定制要求使用ADC0832芯片进行ADC采样。其中电压采样以及电流采样是固定电路，是硬件设计，跟软件没没关系。本质上是进行了两路的电压信号采集。ADC0832模块说明基于FPGA控制ADC0832双通道采样+电压电流采样+LCD屏幕显示。

实时监测车内温湿度数据（DTH11温湿度模块）----实时控制风扇驱动速度（结合温湿度进行控制）-----检测车内是否有人（人体感应模块）------数据显示（数码管模块或者LCD模块）----当车锁住后，检测车内是否有人----如果有人----蜂鸣器响----LED灯亮------将车内数据通过蓝牙发送到手机上，手机可以通过蓝牙开车锁 app没有 有小程序或者蓝牙app基于FPGA的车内婴儿安全监测系统设计（风扇模块、温湿度、蓝牙模块、人体感应检测模块）

FPGA环境监测火灾监测家居监测（温湿度模块、烟雾模块、PM2.5模块等等）蓝牙通信。

本产品的核心是基于心率传感器的智能心率监测系统，通过硬件端的心率传感器获取人体的心率和血氧浓度等信息，并进行实时监测。APP端与硬件端通过蓝牙进行通信配对，显示用户的实时心率数据并提供曲线图展示，同时也支持异常数据查询和历史数据查询功能。在云平台端，数据流能够实时展示，并且提供数据分析和处理，方便用户更加深入地了解自身的身体状况。模块链接如下，这个模块是一个串口接口的。

本设计基于FPGA实现了一个完整的六层电梯智能控制系统，旨在解决传统电梯控制系统在别墅环境中存在的个性化控制不足、响应速度慢等问题。系统采用Verilog HDL语言编程，基于Cyclone IV E系列FPGA平台开发，通过模块化设计方法实现了顶层调度、按键扫描、按键转换、电梯控制器和数码管显示等功能模块。系统硬件采用EP4CE6E22C8N芯片为核心，配合4×4矩阵键盘模块进行电梯内外按键输入，14个LED灯显示电梯外部按钮状态，4位数码管显示当前楼层和运行状态。

准备：蓝牙模块、矩阵键盘模块、数码管模块以及开发板即可4位密码/6位密码Quartus或者vivado 都可。

踩得坑：正点原子的esp8266模块不用刷固件，mqtt直接用，买其他的esp8266 -01需要刷固件，我还没买底座，比较麻烦，后来索性换了正点原子的wifi模块。其实用其他的效果一样，都是AT指令+MQTT，只不过需要刷固件。参考：优快云大佬们 ID：紧邻的二氧化碳虽然但是fpga做这些没什么优势，但是架不住有些毕业设计需要，emmmm当个参考吧。

（2）用两个数码管显示洗涤的预置时间（默认10分钟），再用两个数码管按倒计时方式对各个洗涤状态过程作计时显示，直到 时间到停机；（3）洗涤过程由“开始”信号开始;（1）定时启动正转20秒暂停10秒反转20秒暂 停10秒，定时未到回到“正转20秒暂停10秒……若定时到，则停机发出音响信号;其中围绕工作状态展开进行二次状态设计，正转、反转以及暂停等等。（4)三只LED灯表示“正转”，“反转”、“暂停”三个状态。首先控制空闲状态、工作状态以及结束状态。（5）用动态扫描控制四个数码管的输出。

基于FPGA的辩论赛计分器，（1）；答辩倒计时功能，当正反任意一方开始答辩后，倒计时30S。在倒计时最后10S后，LED灯开始闪烁，用来提醒辩论人时间快结束了。（2）；答辩评分和计分功能，当答辩方结束答辩后，评委可以通过按键进行评分，基础分数为10分（满分），可以通过按键减少分数，最后通过确认按键确定评分。同时正方和反方的评分总数可以通过按键进行显示，达到一个计分的功能。

正确 错误输出对应的led信号 连续错误3次输出led锁定信号。1、通过键盘模拟4位密码输入 矩阵键盘。3、密码可通过管理员按键进行修改。

默认DA输出初始电压-AD获取DA输入电压-FPGA负责根据目标值进行调节-最终DA输出电压稳定在目标电压附近-改变目标值DA输出随之改变。AD7606数字量范围与AD9767不同，注意数字量之间要基于基础电压单位进行切换，避免仿真跑飞。error = meas（AD）- target(我都会设置为1.0V)%通过pi环计算ref值，系数定为：Kp=0.5 Ki=0.05。%然后计算需要送出去的值要增加减少多少。%计算target和meas的误差。AD7606-AD采样模块。%然后计算出要送出去的值。

其实就是围绕UART和状态机展开的逻辑编写，部分常见代码直接参考了正点原子、野火、等等案例，部分简单功能使用了chatgpt进行描述生成。实现难度并不大，就是涉及的模块较多，不过好好利用仿真结果能够差不多。代码有很多不足之处，有问题欢迎批评指正。

首先，搭建1位的全加法器模块，实现1位数据的相加。一位的全加法器相对简单，针对输入信号数据1、数据2以及进位信号输出两个信号，分别是相加之后的结果和进位信号。其中相加的结果直接使用异或门进行计算，避免使用组合逻辑，避免产生系统延迟，计算进位信号使用与门和或门搭配进行实现，当输入信号任意两个或者三个为高电平时，则说明需要进行进位。基于Verilog语言设计一个32位加法器，普通加法器基本上都是串行逻辑，但是随着数据位的增加，串行执行所需要的周期就越长，因此对整个系统造成的相位落后就越大。

在电梯控制系统设计仿真练习中，学生将能够通过实际的项目实践，深入理解和掌握Verilog语言的应用、FPGA的设计方法以及仿真工具的使用。这种练习不仅培养了学生的工程设计能力，还能够帮助他们理解和分析实际硬件设计与仿真结果之间的关系，从而为未来的工程项目打下坚实的基础。电梯控制器设计任务：设计一个四层楼房自动电梯控制器，用四个 LED显示电梯行进过程，并有数码管显示电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的LED亮。用CLK脉冲控制电梯运动，每来一个CLK脉冲电梯升（降

按照数据手册一步一步去实现，应该问题不大，写数据的话用到的命令稍微多一点，需要确定相关的状态，还需要擦除一定扇区。如果需要完整代码工程的话可能后台私信我，一键三连哦~

控制双ad7606的目的是因为所需要的通道数12，单个ad7606只有8个通道，因此需要控制2个ad7606满足12个通道的采样需求。

前面进行了曼彻斯特编码的讲解，只要注意数据来源频率与编码时钟频率之间的关系就能够精准进行编码工作。同样这两个问题也是保证译码工作的关键！实际上板之后仿真通过，通过示波器观察信号波形能够获取正确的信号波形。

本章给出了曼彻斯特编码的Verilog代码以及上板验证过程，验证成功，没有出现差错。讲解了定义、编码规则、实验代码、注意事项等等。