Cadence OrCAD Capture ERC检查ERC Matrix详细说明

已于 2023-04-14 00:43:54 修改
阅读量1.7k 收藏 11
点赞数 3
分类专栏： 《Cadence 开发合集》 # 《Cadence 硬件宝典》 文章标签： 硬件开发 Cadence 原理图设计 OrCAD Capture
于 2022-09-06 23:09:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/fydar/article/details/126735974
版权
本文详细介绍了Cadence OrCAD Capture的ERC(电气规则检查)功能，包括启动方法、检查内容如元件端口和模块端口的9种与7种分类，以及ERC矩阵中144种连接组合的报警登记设置，帮助用户理解和遵循ERC设计规范。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文
电路设计仿真软件：OrCAD_（5）.原理图检查与优化
kkchenjj的博客
02-10 605
二次开发工具可以帮助设计者自动化原理图检查和优化过程，提高设计效率和准确性。OrCAD提供了丰富的API，支持Python等多种编程语言进行二次开发。通过编写脚本，设计者可以自定义检查和优化流程，减少重复性工作，确保设计的一致性和可靠性。
【原理图专题】OrCAD Capture 设计规则（DRC）检查
一点硬件
04-18 2504
在原理图设计完成后，需要进行DRC检查，DRC检查能协助工程师快速检查原理图的物理、电气规则是否正确，能快速定位错误和原因。那么如何进行检查，都需要检查哪些项目，？一些最常见的错误都长什么样？
OrCAD原理图检查
啸风
04-20 6305
在DSN文件上点右键，选择“Part Manager”，在元器件管理窗口选中需要替换的元器件（可按Ctrl或Shift多选），点右键选择“Link Database Part”，在CIS库管理界面查找将要选用的元器件，如下图，然后在待选器件上点右键选择“Link Database Part”。准备将要比较的两个PCB设计文件，打开a.brd设计文件，点击tool->Design Compare…**技巧：**此处，可进行表格复制、粘贴等操作，即可以在Excel中进行增量填充，并直接粘贴进来。
版图设计及其验证--ERC（电学规则检查）
12-09
ERC文件一般存放在 ./data/runsets 目录下，ERC的主要功能就是查出有无器件悬空，或者短接的错误。 做ERC的方法如下： (1) 写gds 在icfb窗口点击File->Export->Stream，即弹出Stream Out窗口（各项设置参照插图）。 (2)打开runsets目录下的ERC文件，在INDISK项中输入gds文件所在目录，在PRIMARY项中输入需要检查的文件名，然后存盘退出(:wq) 。 点击右上方Options窗口即弹出以下子窗口 (3)cmdtool窗口中键入以下命令：（注意大小写） PDRACU
AD原理图检查ERC(编译检查)
qq_15174437的博客
07-30 6750
在这里插入图片描述](https://img-blog.csdnimg.cn/74137f41f8bc402fb99022fe0afc21cd.png。原理图界面选择菜单栏的：工程---->Compile PCB Project 也可以项目管理栏右击对应项目文件。原理图界面选择菜单栏的：工程---->工程选项 也可以项目管理栏右击对应项目文件。在右下角，点击panels---->Message，就可以打开Message界面。3、Floating Power Objects :存在悬浮的电源端口。
原理图电气法则测试(Electrical Rules Check)即ERC
04-25 2637
Tools工具|ERC…电气规则检查 1、Multiple net names on net:检测“同一网络命名多个网络名称”的错误2、Unconnected net labels:“未实际连接的网络标号”的警告性检查3、Unconnected power objects:“未实际连接的电源图件”的警告性检查4、Duplicate sheet mnmbets:检测“电路图编号重号” 解决方法是：在
电气规则检查-ERC
weixin_52636726的博客
12-26 1万+
ERC全称为electrical rule checking，翻译为电气规则检查。检测的是GDS版图中是否存在电学连接问题，属于PV（physical verification）的一个项目。这也算是一个后端signoff的基本概念，今天就给大家简单介绍一下ERC。 什么叫电气规则呢？其实它的种类也不多，主要包括：1. MOS的gate不能直接连supply。2. cell input永远不能floating。3. 一个cell的driver最多一个，或者说output不能发生short。 4. N/P区（
Cadence OrCAD Capture CIS原理图库PCB库文件(超全阻容电感).zip
11-30
它是一款强大的电路设计工具，允许工程师绘制电路原理图，进行电气规则检查（ERC），并能直接与PCB布局工具（如Cadence Allegro）无缝对接，实现设计流程的完整覆盖。Capture CIS中的"CIS"代表"Component ...
Cadence OrCAD Capture 设计DRC检查与出图
fydar的博客
05-20 2182
原理图设计完成后硬件工程师还必须保证原理图正确无误，并将设计信息传导到layout工程师PCBA加工厂，以及测试调试工程师处。本文介绍原理图设计后，需要完成的工作。建议学习本文同时，配合实操练习进行，建议学习时间20分钟。
Cadence 硬件宝典【目录】
fydar的博客
04-30 6785
欢迎大家来到《Cadence 硬件宝典》该专栏包括【入门篇】【提升篇】【技巧篇】【疑难篇】四个部分，以供大家参考。大家直接点击大纲中的蓝色标题即可轻松传送。
Cadence OrCAD Capture管脚Passive和Power属性功能详细介绍图文教程
fydar的博客
09-20 4367
在使用Capture创建原理图库时，为了避免管脚名重复引起报错，很多设计师会给管脚添加数字编号进行区分。这其实是不必须且不规范的设计方法。往往使用Power属性会更好些，本文详细介绍Power属性和Passive属性的区别。
怎样设置AD的ERC检查规则——消除Net has no driving source的警告
zzzw0的博客
11-07 1万+
在进行原理图编译的时候出现警告：Net has no driving source 我看有一堆人说在相应放置NO ERC(不进行电气规则检查) 。。。 在Project->ProjectOptions
[转] Cadence原理图DRC检查介绍(转载请删除括号里的内容)
jfl558604的博客
10-10 2429
原文：https://wangquantao.blog.youkuaiyun.com/article/details/121133011。大概意思"此操作会影响整个设计，因此会清除 撤销/恢复 信息列表。鼠标点击XXX.dsn，然后点击【Tool】–>【Design Rules Check】背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查。工程XXX.dsn上，才可以进行DRC操作。如果想忽略DRC警告，则需要选择列上自己想要忽略的哪些规则。比如：第3行第3列的红色块E，
cadence SPB17.4 - orcad DRC检查的细节
谢绝(无视)留言与私信
06-02 1万+
昨天, 在更新原理图库元件到图纸.先修正CIS库, 再尝试手工摆放元器件.一部分元件是可以手工摆放的, 放置后, 改名为旧元件的位号. 然后删掉旧元件, 将新元件摆放到旧元件位置.但是有一部分元件由于原理图封装变了, 导致必须先更新cache, 才能手工继续放元件.发现更新cache后, 旧元件的角度变了, 导致旧元件引脚和电气连线断开了.但是这时进行DRC检查, 却检查不出任何错误.这可能和我画原理图时, 关掉了某些选项有关系.以前关掉hanging wires选项的原因: 即使原理图完全正确, 也会有
Altium Designer 原理图的编译与检查
热门推荐
zhoucheng97的博客
05-06 6万+
将原理图更新到PCB之前需要对原理图进行编译以及电气性能的检查，可以利用AD自带的ERC功能对原理图进行检查 原理图的编译： 原理图界面选择菜单栏的：工程---->Compile PCB Project 接着可以在右下角，点击panels---->Message，就可以打开Message界面 ...
Cadence Allegro 导出设计规则检查报告详解
最新发布
ZynCobol的博客
09-22 1331
设计规则检查（Design Rules Check，DRC）是电子设计自动化（Electronic Design Automation，EDA）中的重要步骤之一，用于验证电路布局是否符合预定义的规则和约束。然后，运行设计规则检查，并将导出选项设置为HTML格式，指定导出文件的路径。导出的报告将提供详细的检查结果，帮助您分析PCB设计的规则违规情况，并进行必要的修复和优化。检查完成后，选择 “File” -> “Export” -> “DRC Report”，以打开导出设计规则检查报告的窗口。
Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解
DL_62532的专栏
06-01 1万+
选中设计完成的DSN文件，选择Tool->Design Rule Check，弹出下面对话框，详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check. 为
Cadence OrCAD Capture 设计检查专题
fydar的博客
07-16 441
设计师的最基本的原则就是设计无错误，这除了依赖于设计之初的认真严谨外，保证图纸设计完成后的检查也是非常重要的。本专题详述使用OrCAD Capture进行原理图的检查的方法。。为方便查阅，大家直接点击大纲中的蓝色标题即可轻松传送。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬小二

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值