SystemC学习笔记（1）：系统描述语言

 

1.系统设计方法学

    为了提高片上系统（System on Chip，SoC）时代集成电路的设计效率，人们提出了两种设计方法学：

• 基于平台的设计。像搭积木一样把一个复杂的集成电路构建起来，关键在于知识产权（Intellectual Property，IP）的设计重用（Design Reuse）。
• 基于高层次综合的设计。先对电路进行比寄存器传输级（Register Transfer Level，RTL）更抽象的描述，然后利用高层次综合工具完成到RTL电路的转换。

    无论采用哪种设计方法学，都需要对复杂电子系统进行描绘，上述两种设计方法学各有优缺点，设计人员必须在系统描述的速度和精度之间做出折衷。

2.系统描述语言

    在传统设计方法中，设计的系统级往往使用UML、SDL、C、C++进行描述，而在RTL级使用过硬件描述语言（Hardware Description Language，HDL）如Verilog HDL、VHDL（VHSIC HDL）进行描述。在设计细化阶段，系统级描述向RTL级描述的转换必须手工进行，且不同的描述语言导致系统描述的不一致性。在这种情况下，迫切需要一种语言单一地完成全部设计，能够用于描述各种不同的抽象级别，能够胜任软硬件的协同设计和验证。系统级描述语言（System Level Description Language，SLDL）就是在这个背景下应运而生的。

    对系统级描述语言的要求是：高仿真速度和建模效率，时序和行为可以分开建模，支持基于接口的设计，支持软硬件混合建模，支持从系统级到门级的无缝过渡，支持系统级调试和系统性能分析等。

    当前系统描述语言发展方向有两个：一是扩展传统的硬件描述语言，使之具有系统描述能力，如System Verilog、Superlog；二是扩展传统的高级语言，使之支持硬件描绘，如Syste