Verilog HDL常用的行为仿真描述语句（四）

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 1.6k累计阅读 1.7k平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄20年

关注

原创最新推荐文章于 2026-04-17 10:47:11 发布 1.6k 阅读 AI 写同款· GEO 优化 ›

Verilog行为仿真系统函数显示 $display $strobe $monitor 仿真控制 $finish $stop 时间($time) 文件操作 $open $fdisplay $fwrite 预编译语句其他仿真语句 initial fork-join wait force、release deassign 1.概述对Verilog中用于验证的常用函数进行总结，方便以后使用。 2.系统函数系统任务和系统函数的名字都是用字符"$"开头。 2.1 显示 $display 用于. 阅读详情

四、事件控制语句

在仿真程序中，可以通过“@(事件表达式)”来完成单次事件的触发。分电平触发和信号跳变沿（posedge上升沿和negedge下降沿）触发两大类。

收录于

FPGA/CPLD

当前文章被收录于：

FPGA/CPLD

22 篇文章 3 人学习

订阅专栏查看详情

当前文章被以下社区和专栏收录：

【 Verilog HDL 】循环语句总结目录综述 forever语句 repeat语句 while语句 for语句综述在Verilog HDL中存在四种类型的循环语句，用来控制执行语句的执行次数。 1) forever 连续的执行语句。 2) repeat 连续执行一条语句 n 次。 3) while 执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。 4)... 阅读详情

相关推荐

级联模60计数器（Verilog HDL语言描述）（仿真与综合）

目录前言模60计数器 Verilog HDL语言描述测试文件仿真波形 RTL Schematic Technology Schematic 前言看这篇文章前，推荐先看看模10计数器和模6计数器，因为模60计数器是由这两个计数器级联得到的。相关博文下面有说。级联模60计数器由模6计数器和模10计数器组成，模10计数器计数到9，产生一个进位，这时模6计数器在使能信号有效...

Reborn Lee 2万+

Verilog HDL——Modelsim仿真

这时在工程内新建一个Verilog HDL File，将traffic.vt文件内容复制进去，保存为traffic_vlg_tst.v。这时选择 Processing——>Start——>Start Test Bench Template Writer。点击Assignments——>setting——>EDA Tool Settings——>Simulation。编译完成后，点击Tools——>Run Simulation Tool——>RTL Simulation。

akadiao的博客 1553

Verilog初级教程（1）认识 Verilog HDL

集成电路的设计经历了从原理图绘制（工程师在纸上绘制晶体管及其连接，以便对其设计，使其可以在硅上制造）到硬件描述语言的转变，这是因为大型的设计，如果使用原理图的方式进行设计会耗费大量的人力、时间和资源等，这催生着硬件描述语言的诞生！

Reborn Lee 7369

Verilog 循环语句

repeat 的功能是执行固定次数的循环，它不能像 while 循环那样用一个逻辑表达式来确定循环是否继续执行。如果循环次数是变量信号，则循环次数是开始执行 repeat 循环时变量信号的值。Verilog 循环语句有 4 种类型，分别是 while，for，repeat，和 forever 循环。一般来说，因为初始条件和自加操作等过程都已经包含在 for 循环中，所以 for 循环写法比 while 更为紧凑，但也不是所有的情况下都能使用 for 循环来代替 while 循环。

luoganttcc的博客 1948

Verilog HDL常用的行为仿真描述语句（一）

一、循环语句1、forever语句forever语句必须写在initial模块中，主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下：parameter mode_num = 5;initial begin

昔日之的专栏 6877

FPGA和硬件描述语言HDL（如Verilog）简介

这里介绍一下FPGA和verilog的基础知识。（二者的关系：一个是硬件平台，一个是编程语言）

the Blog of 等不到天亮丶等时光 1万+

Verilog HDL常用的行为仿真描述语句

一、循环语句 1、forever语句 forever语句必须写在initial模块中，主要用于产生周期性波形。 2、利用for、while循环语句完成遍历 for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下： [c-sharp:nogutter] view pla

xiangyuqxq的专栏 2703

Verilog HDL语法（上）

对verilog进行了入门级别的介绍。重点需要区分开wire型和reg型的不同，像是它们在声明，赋值，模块例化等地方。还需要注意在时序逻辑电路和组合逻辑电路，它们在赋值，条件语句中的特殊缺省情况等，避免出现latch。

sodcsdn的博客 1458

Verilog HDL行为级建模

行为级建模就是描述数字逻辑电路的功能和算法。在Verilog中，行为级描述主要使用由关键词initial或always定义的两种结构类型的语句。一个模块的内部可以包含多个initial或always语句。 initial语句是一条初始化语句，仅执行一次，经常用于测试模块中，对激励信号进行描述，在硬件电路的行为描述中，有时为了仿真的需要，也用initial语句给寄存器变量赋初值。 initial语句主要是一条面向仿真的过程语句，不能用于逻辑综合。这里不介绍它的用法。在always结构型语句内部有

timerring的博客 1422

（1）D触发器verilog描述

2.1 D触发器verilog描述 2.1.1 本节目录第一，本节目录；第二，本节引言；第三，FPGA简介；第四，verilog简介；第五，D触发器verilog描述实例；第六，结束语。 2.1.2 本节引言给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F

kouq123的博客 7757

保姆级教程：QGC地面站Vehicle Setup全模块配置详解（从固件升级到安全设置）

本文提供QGC地面站Vehicle Setup全模块配置的保姆级教程，涵盖从固件升级到安全设置的完整流程。详细解析二次开发环境准备、传感器校准、飞行模式配置等关键步骤，帮助用户快速掌握无人机配置技巧，确保飞行安全与性能优化。

weixin_28726671的博客 385

Verilog HDL

目录1. 基本知识1.1. 什么是Verilog HDL1.2. Verilog HDL的功能2. 语法2.1. 模块2.1.1. 端口模块实例化2.1.2. 逻辑功能assign声明always块initial块2.2. 模块的测试2.3. 常量2.3.1. 数字常量2.3.2. 参数常量 parameter 与 localparam2.4. 变量2.4.1. wire型2.4.2. reg型2.4.3. integer型2.5. 运算符2.5.1. 算术运算符（+，-，*，/，%，**）2.5.2. 位

Starry__的博客 6484

Ruoyi-Cloud-Plus新手必看：Gateway启动失败的两种解决方案（Nacos配置空间问题）

本文详细解析了Ruoyi-Cloud-Plus框架中Gateway启动失败的常见原因及解决方案，重点围绕Nacos配置空间问题展开。针对新手开发者，提供了两种实用方案：快速切换到public空间或规范创建dev空间并迁移配置，帮助开发者高效解决网关启动故障，确保微服务项目顺利运行。

weixin_30872499的博客 490

硬件描述语言（HDL）

硬件描述语言（HDL）1 HDL基本介绍2 VHDL语言库和实体数据对象和数据类型：操作符：结构体之进程：VHDL语法 :VHDL语法规则及注意事项：3 Verilog语言基本：模块和端口：数据流建模：行为级建模基于事件的时序控制主要语句注意事项：4 综合和仿真基本：有限状态机testbench与其他软件的混合开发注意事项：5 时序分析和时序控制FPGA中的时序问题同步时序控制的基本策略跨时钟域（CDC）逻辑设计跨时钟域多路信号处理注意事项：6 模块化设计和片上总线层次化设计方法片上总线（ On Chip

qq_37387849的博客 3万+

Python办公自动化：用python-docx打造专业级Word表格边框（附完整代码）

本文深入探讨了如何利用python-docx库精细控制Word表格边框，实现办公自动化。通过解析底层XML结构，提供了通用的`set_cell_border`函数，并附上完整代码，帮助用户轻松打造符合商业规范的专业级表格，提升报告、合同等文档的生成效率与视觉效果。

weixin_29089057的博客 545

什么是Claude 的 Agent Skills？

摘要： Claude的Agent Skills功能支持通过结构化技能包（含指令、脚本、工具）实现任务自动化，如数据分析、文档生成等。核心能力包括：1）技能包管理（如Python脚本+模板）；2）工具调用（API/数据库交互）；3）子代理协作（拆分复杂任务）。快速上手步骤：创建技能包（如Excel报表生成）、配置工具权限、触发执行；支持多代理并行处理（如SQL查询+可视化）。关键技巧：工具需明确定义参数、利用子代理共享上下文、注重权限管控。官方文档与社区资源提供进阶指导，使Claude成为可编程的数字助手。

jobleap.cn求职助手首页 1729

Verilog HDL复习总结

Verilog期末复习

jingyu_1的博客 3076

游戏封包抓取实战：雷电模拟器+ProxyDroid+查尔斯3.93+WPE全流程解析

本文详细解析了使用雷电模拟器、ProxyDroid、查尔斯3.93和WPE进行游戏封包抓取的全流程实战。通过环境搭建、代理配置与工具协同，手把手教你抓取HTTP/HTTPS及原始Socket数据，涵盖从流量转向、证书安装到数据分析和常见问题排查，是学习游戏网络协议分析与安全测试的实用指南。

u8v9w0x1y的博客 441

Verilog HDL实战操作①——基本门电路

写在前面的小知识：掌握模块功能的三种描述方法，分别为行为描述方法，数据流描述方法，结构描述方法；熟悉QuartusII 13.1 仿真软件的基本操作；了解基于Verilog HDL的电路的设计及其验证；运用Verilog HDL的行为描述、数据流描述和结构描述三种方式描述七种门电路，分别为与门、或门、非门、与非、或非、同或和异或并分别进行仿真验证。 1.行为描述是用过程语句描述模块的行为特性，不考虑电路的具体实现方法。以always/initial过程语句为基本单位，由一个或多个

qq_44981039的博客 6157

three.js 载入 3D 模型的方法

三维模型的加载器ColladaLoader模型加载器。GLTFLoader模型加载器。OBJLoader模型加载器。FBXLoader模型加载器。

w418856的博客 4362

结构函数详解

C3M系列覆盖从1 kW到60 kW功率范围，器件Rdson低、开关速度快（Eon/Eoff低），支持高温工作（结温高达175–225°C）。型号电压 (V)Rdson (mΩ, 典型@25°C)电流 (A, 连续@25°C)封装类型典型应用功率 (kW)65012022TO-247-41–106506035TO-247-35–2065060355–2012002180TO-247-310–40120016100TO-247-420–601200。

专注于前沿技术的探索与实践，热衷于从代码逻辑、架构设计到行业应用等多维度深挖技术本质。期待在技术之路上与你共同成长～ 152

Verilog HDL可综合描述（高质量Verilog书写）

一、VerilogHDL可综合概述 1. Verilog HDL 的基本功能之一是描述可综合的硬件电路。对Verilog HDL的常见的误解：很多语法规则与C语言相似，书写时可参考C语言; 追求代码的整洁、简短; 着眼于代码书写，性能优化由综合器实现; 把Verilog代码当做了程序，把电路设计当成了编程; 正确认知： HDL : Hardware Description是硬件描述 HDL语言仅是对已知]硬件电路的文本表现形式编写前，对所需实现的硬件电路“胸有成竹” Verilog .

weixin_41788560的博客 4576

沙猫群优化算法（SCSO）详解：从沙漠生存智慧到全局优化引擎

本文详细介绍了沙猫群优化算法(SCSO)，这是一种新型元启发式优化算法，灵感来源于沙猫在沙漠环境中的卓越狩猎行为。SCSO通过模拟沙猫的低频探测能力和精确攻击策略，将优化问题转化为搜索和捕获"猎物"的过程。算法核心包括探索阶段(全局搜索)和开发阶段(局部精细搜索)，通过灵敏度范围模型和自适应控制参数实现两者的平衡。SCSO具有参数简单、收敛性能好等优点，适用于解决复杂全局优化问题。

qq_42212808的博客 200

Verilog HDL学习笔记

Verilog HDL（Hardware Description Language）是在一种硬件描述语言，类似于计算机的高级编程设计语言，它具有灵活性高，容易学习和使用等特点，同时Verilog能够通过文本的形式来描述数字系统的硬件结构和功能。 Verilog普遍适用于FPGA/IC开发领域。Verilog与C语言不一样，它是硬件描述语言，当它编译下载到FPGA后，会生成电路，所以Verilog是并行处理和运行的；C语言则是编译下载到CPU后，不会生成硬件电路，单片机CPU

m0_61151031的博客 2477

Statistics and Machine Learning Toolbox

Statistics and Machine Learning Toolbox（带书签），MATLAB统计学习工具

NTscan扫描工具

ntscan是一个扫描器，可以扫描没有密码和弱密码的共享，先到配置文件中填写猜测的用户名和密码，扫描过程中右侧出现的是扫描日志。

Verilog HDL三种描述方式

一.数据流建模方式在组合逻辑电路中，数据不会存储，因此输入信号经过电路变为输出信号类似于数据流动。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。　连续赋值语句只能用来对连线型变量进行驱动，它可以采取显式连续赋值语句和隐式连续赋值语句两种赋值方式。 1.显式连续赋值语句由两条语句构成：格式： <连续型变量类型><位宽>&l...

qq_40243295的博客 1万+

数学建模模型总结

这是本人在两年内准备参加数学建模竞赛搜集到的模型资料，已经经过了本人的筛选和整理，希望能够对准备参加数学建模竞赛的学弟学妹们提供一些帮助！

Verilog HDL常用的行为仿真描述语句（三）

三、wait语句wait语句是一种不可综合的电平触发事件控制语句，有如下两种形式： wait(条件表达式) 语句/语句块;wait(条件表达式);对于第一种形式，语句块可以是串行块（begin…end）或并行块（fork…join）。当逻辑表达式为“真”时，语句块立即得到执行；否则，暂停进程并等待，直到逻辑表达式变为“真”，再开始执行。对于第二种形式，当仿真执行