本文详细介绍了S3C2410处理器中MPLL和UPLL的设置过程，包括FCLK、HCLK和PCLK的频率配置。在汇编和C代码中展示了如何调整LOCKTIME、MPLLCON和UPLLCON寄存器以实现 PLL 初始化，并通过延迟循环确保PLL稳定。
PLL、CLK分类
S3C2410 CPU默认的工作主频为12MHz，使用PLL电路可以产生更高的主频供CPU及外围器件使用。
S3C2410有两个PLL：MPLL和UPLL，UPLL专用与USB设备。MPLL用于CPU及其他外围器件。
通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。
FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。
从时钟结构图中可以查看到使用不同时钟频率的硬件。
MPLL
下面是MPLL的启动流程：
请跟随FCLK的图像了解启动过程：
1、上电几毫秒后，晶振输出稳定，FCLK=晶振频率，nRESET信号恢复高电平后，
最低0.47元/天 解锁文章
扫一扫
1018
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
