- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA-光栅板-输入信号整形占空比50%
本设计为1个小的模块：将输入信号A和B进行整形条件：A和B信号的上升沿的差距为A信号的1/4周期，要求A和B以50%占空比输出
2025-12-04 16:44:31
148
原创 时序约束-（自学）-set_input_delay
先从Vivado自带的约束语句开始学习在Language Template>XDC>Timing Constraints>Input Delay Constraints>Source Synchronous意义：-max：上一个参考沿之后，最大能延迟输出新数据的时间-min：在参考沿之后，最小需要延迟的时间。
2025-10-30 09:17:43
412
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人