Eterlove的博客

Verilog HDL的基础知识assign”语句是描述组合逻辑最常用的方法之一而“always”块既可用于描述组合逻辑,也可描述时序逻辑用Verilog模块实现一定的功能，首先应该清楚哪些是同时发生的,哪些是顺序发生的。“always”块中的语句称为“顺序语句”,在“always”模块内，逻辑是按照指定的顺序执行的，请注意，两个或更多的“always”模块也是同时执行的，但是模块内部的语 句是顺序执行的。“always”内部常用if ….else ,若“always”内部不是顺序执行的，则if

项目目录1.实验目的2.准备阶段3.实验原理4.编写Verilog HDL程序5.配置引脚6.查看和分析RTL7.下载程序8.总结1.实验目的查阅AX4010黑金系列用户手册，编写按键程序，实验简单的按键控制LED的功能，同时学习 Quartus RTL Viewer 的使用2.准备阶段电脑安装Quartus13.1软件FPGA开发板为黑金AX4010系列，型号为EP4CE10F17C83.实验原理由用户手册知按键和LED的原理图此时我们知道按键按下为低电平有效，释放

目录1.实验目的2.准备阶段3.建立工程4.创建Verilog HDL File文件5.程序代码的编写6.配置相应的引脚7.程序下载板子上8.固化程序到 Flash声明：我买的FPGA开发板是黑金AX4010系列，型号为EP4CE10F17C8N，一步步跟着黑金社区学习，记下笔记是为总结和归纳及方便后来学习的小伙伴，该笔者风格类似于黑金社区的风格（毕竟跟的学习带着影子），【FPGA从0开始系列】文章只限于学习，不允许用于商业用途，转载请注...

作者：嵌入式历练者ID : Eterlove记下相关笔记，记录我的学习生活！站在巨人的肩上Standing on Shoulders of Giants!概述：1.一篇关于FPGA学习指导的文章，具有很强的实践指导意义，真心好文章2.一篇关于安装Quartus-13和verilog语法的博客3.一种基于FPGA的图神经网络加速器解决方案4.一种基于FPGA的加密算法设计方案详解5.FPGA+CNN论文分类整理（论文全面但不适合初学者）6.学习FPGA的推荐网站...