墨衍会员
·
AI 创作全网分发
墨衍智能分发
本文由作者通过墨衍一键同步至各平台
1分发平台
700+累计阅读
769平均单平台
已同步平台
优快云
微信公众号
微博
知乎
掘金
百家号
博客园
抖音
小红书
你的文章也可以这样分发
墨衍会员 ¥399起/年，写一次发全网
我也要
- xilinx的fir滤波器5.0
单速率不涉及抽取或者插值。时钟频率可以是采样率的倍数。这样只会把有效的那拍数字打进去。而且rfd和rdy的输出都符合这个倍数。
注意的是：din要置为0，开始仿真的时候。当然这个只是针对仿真。否则，结果难以解释。
- altera fft模块。 仿真时如果输出莫名其妙红线。因为输入的reset坚持的时间不够长。
- xilinx dds。 配置中有个system clock，指的是信号的逻辑意义上的时钟。而不是你的数字系统的clock。
- 对于任何ipcore的输入，不应该有红线。（非常重要）
ISE中IPcore调用之DCM
Xilinx ISE中的IP核生成器叫Core Generator ，而锁相环 PLL 所对应的 IPcore 在 ISE 中叫 DCM (digital clock management) ，它的主要功能是精准的生成由输入时钟经过相移、分频等操作得到的时钟 。下面是ISE 中调用 DCM 的步骤。 1.右键自己的工程，单击 new source 后选择 IP core
Multi_phase_filter
通过将近一周的时间，初步掌握了利用FPGA完成一个简单项目的开发流程，具体包括算法的设计，程序的编写，程序的仿真，结果对比。目标是利用FPGA生成一个多向滤波器，实现降采样的过程。首先利用MATLAB生成ISE FIR compiler 所需的滤波器的参数。下面是代码。这段代码是根据《利用赛灵思FGPA 实现降采样FIR 滤波器》这篇文章参考而写。然后通过MATLAB生成的.COE的文件以后就可以利
Microsemi Libero使用技巧7——离线安装IP Core
文章目录离线下载IP Core离线安装IP Core 系列教程：Microsemi Libero系列教程 离线下载IP Core 如果你的Libero软件不能联网自动获取最新版的IP Core，或者是某些IP Core搜索不到，可以尝试离线安装IP Core对应的CPZ文件。 主要包括以下三种，离线下载链接： Firmware Core http://www.actel-ip.com/cwps/d...
libero soc 11.9 UART IP核测试
1、创建IP核，使能TX FIFO。使能FIFO使得发送的数据可以一次性都传给TX，TX慢慢发送。后面会有仿真波形说明。 2、发送测试程序 我使用的16M时钟。想要测试波特率100K。则16000000/（16*1000000）-1=9; 所以BAUD_VAL=9；测试程序如下。 module TESTUART ( CLK_16M, RST_N, TX, RX, DATA_OUT, WEN, OEN ); input CLK_16M; input RST_N; output
HWICAP ipcore的使用方法（包含源码及说明）
2、 Bitstream_size，输入，32bit，为当前需要重配部分bin/bit文件的大小，必须先于new_recfg_flag给到端口；3、 cfg_data_in，输入，32bit，重配的数据输入，这个数据必须在new_recfg_flag之后给，因为new_recfg_flag信号会复位里面的写fifo；1、 new_recfg_flag，输入，1bit，有新重配的标志信号，上升沿有效；4、 cfg_data_in_vld，输入，1bit，重配数据输入的有效信号；
Libero使用教程
actel公司的FPGA开发环境,fpga制造生产商除xilinx跟altera公司之外的一大公司,他们的开发工具同样很强大,他的IP核做的不错
Vivado中模块封装成edif和dcp
我们完成Vivado的工程后，大部分情况不能把整个工程的源代码都直接给客户或者其他工程师，需要我们先进行一些封装后再给他们，就像软件代码中会编译成dll后再Release给别人。 在Vivado中，常用的三种封装形式有三种： IP edif dcp 这三种封装形式在使用上都是相似的，都是我们只提供模块的接口让用户去调用。 这篇文章我们讲一下封装成edif和dcp的步骤、区别、注意事...
中图法第五版SQL，支持树形结构可直接导入使用
基于第五版中图法官方数据收集整理，效果图如下：
ZYNQ PS与PL共享DDR
平台： 开发板：ZYNQ-7000系列裸板开发 开发环境：vivado hls、vivado、sdk 参考 https://blog.youkuaiyun.com/weixin_36474809/article/details/85111550 https://www.youkuaiyun.com/link?target_url=http%3A%2F%2Fwww.eefocus.com%2Fanta...
【CTFSHOW】web入门 黑盒测试
文章目录写在前面web380web381web382web383web384web385web386web387web388web389web390web391web392web393web394web395参考资料 写在前面 一直没搞过渗透，先学学黑盒测试吧 web380 进入题目发现是一个关于灯泡的悲伤故事，点进去，看到跳转到page_1.php页面。 我们访问page.php试试： 发现报错：$id.php，可以猜想需要传名称为id的参数，来访问id.php。我们访问page.php?id=1试试
IEC104协议下的文件传输与软件升级的技术细节与操作流程
本文深入探讨IEC104协议下的文件传输过程和软件升级机制，揭示其背后的技术细节和操作流程。
LatticeFPGA调试问题归纳1
型号：LFCPNX-100-7CBG256I。
2023东华大学OJ机试题22-70
东华大学计算机考研复试机试22 约瑟夫环223、整除的尾数24、回文质数25、汽水瓶26、阶乘最后的非0位27、算菜价28、 水果价格29、求奇数的乘积30、求最晚和最早日期31、素数32、计算e33 数字之和34 繁殖问题35 奇妙的数字36 整除的尾数37 黑色星期五38 树39 约瑟夫环40 最大与最小41 环42 求数列项43 最高频率44 三艘船45 回文数46 特殊四位数47 最大值48 数列149 修理牛棚50 按要求输出序列51 部落人乘法52 序列53 双重回文数54 等差数列55 人见人
对`timescale的深入理解
The question is，timescale min setting is what? 1. `timescale 1ns / 1ps，含义为：时延单位为1ns，时延精度为1ps。 2.在编译过程中，`timescale会影响其后面所有模块中的时延值，直至遇到另一个 `timescale指令或`resetall指令。 3. 当一个设计中的多个模块带有自身的`timescale编译指令时，模拟器将定位 在所有模块的最小时延精度上，并且所有时延都相应地换算为最小时延精度。 在实际应用..
微信小店推客分销系统源码获取与自研开发全攻略（2025年最新版）
源码选择建议快速试错：选用开源项目（如启航系统），3天可上线基础功能长期布局：购买商业源码授权，重点定制分佣规则与UI交互完全自研：适合年GMV过亿的大型企业，需前置投入风控与合规设计行动清单注册微信开放平台账号，完成视频号机构认证下载开源项目代码，部署本地测试环境联系三家源码供应商，获取合规性审计报告设计三级分佣比例表，通过法律顾问合规审查通过以上路径，可高效构建合规、稳定、高转化的微信小店推客分销系统，抢占2025年视频号电商红利。
基于FreeRTOS与MQTT的物联网技术应用系列——步进电机控制（三）SD卡驱动、FatFS等的移植和ini配置文件读取的实现
本文实现了基于STM32F107VC的金牛开发板的基于SPI模式的SD卡驱动和FatFS的移植，以及利用minini库对ini配置信息文件进行读取。
动态配置PLL：IOPLL Reconfig
PLL（锁相环）是FPGA中常见的 IP CORE ，使用之初认为IP核进行配置后无法进行重配置，但在了解了 IOPLL Reconofig IP CORE 过后了解到原来 PLL IP CORE 也是能够进行动态重配置的。上图分别是 fPLL （小数分频）和 IOPLL（整数分频） 的内部结构图，M、N、C，分别代表的是 乘法单元、前分频器、输出分频，个人理解为 OUT_CLK[x] = IN_CLK * M / N / Cx；注：不论写还是读，在写或者读期间，未使用的地址总线和数据总线都必须为0。
材料力学数值方法：细观力学模拟：材料断裂与损伤的细观模拟_2024-08-05_16-13-13.Tex
弹性理论是材料力学的一个重要分支，主要研究在外部载荷作用下，材料如何发生弹性变形以及如何恢复原状。这一理论基于连续介质力学，将材料视为由无数连续点组成的连续体，每个点都遵循一定的力学规律。弹性理论的核心是胡克定律，它表明在弹性范围内，应力与应变成正比关系。损伤变量ddd通常定义为0到1之间的值，其中d0d=0d0表示材料未损伤，d1d=1d1表示材料完全损伤。损伤变量可以基于不同的物理量定义，如裂纹密度、孔隙率或微观缺陷的分布。
“傻瓜式”仿真Altera IPcore之ROM
前言 有很多同学看了我之前关于仿真IPCORE的博客，还是没有将波形仿真出来，原因是从搭建平台到仿真，所需的步骤太多。其中一个步骤出错，那么也无法得到我们需要的仿真波形。为了让同学们能将更多的精力用在程序设计上，不要在搭平台这个环节耗用大量的时间和精力，对此我专门写一篇简易的操作方法。说是“简易”，其实只是把编译器件库这个事情在我这边完成，我将编译好的器件库提供给你，你只用设置一下路径，还有在mo...
红队内网攻防渗透：内网渗透之内网对抗：实战项目&VPC1打靶&PHP-RCE&三层代理路由&防火墙上线&密码喷射&域控提权
上面已经抓取到了密码，但是我们通过拓扑分析看，要想上线win10只能通过正向shell，因为win7的防火墙是开的，win10反向主动连接肯定入站规则拦截，而win10自己没有开防火墙，所以win7主动正向连接就可以上线。win7开启了防火墙，入站规则肯定是会拦截我们的请求的，所以我们需要反向上线，让win7主动来连接我们。这里扫描发现是存在ms17010漏洞的，但是想上线192.168.2.142的话，我们没有路由是上线不了的，这里有两种办法：一种msf直接生成后门，另一种cs移植后门到msf。
OV9734 DATASHEET，完整规格书
OV9734完整规格书，包括电气参数，尺寸规格，寄存器配置表等
fft ipcore matlab,【FPGA代码学习】之FFT(2) - IPcore
【FPGA代码学习】之FFT(2) - IPcore[复制链接]本帖最后由 chenzhufly 于 2015-9-3 16:52 编辑上一篇简要的回顾了一下FFT的基本原理，有人已经等不及了，抱怨说原理就不用多说了吧，期待的是如何实现FFT功能。其实我觉得有3个方面都是很重要的：算法的原理，算法的分析，算法的实现，这些暂时就不展开说了。接下来我将进一步的学习使用Quartus自带的IPcore来...
IMSL CNL 7.0.0 (x86-64)Crack
IMSL CNL 7.0.0 (x86-64)Crack intel的算法库破解文件，这是C++版本的破解文件
Xilinx PLL 任意时钟输出程序
Xilinx PLL 任意时钟输出程序 去发现同类优质开源项目:https://gitcode.com/ 介绍 本资源文件提供了针对Xilinx Kintex系列器件的MMCM IPcore设计，用于实现任意时钟输出。该程序包含详细的仿真和设计说明，用户可以直接移植至自己的工程中，进行二次开发和应用。 特性 支持Xilinx Kintex系列器件 实现任意时钟输出功能 包含仿真文件和设计说明 可...
霍尼韦尔SoftMaster使用说明
霍尼韦尔SoftMaster使用说明
C# WinForm 基于DirectShow.dll编写的程序，可边预览边保存视频，音频和图片
基于微软的DirectShow.dll的二次开发1.自动识别连接的摄像头跟麦克风且可以对其进行选择（默认选中第一个）2.可录制wmv和avi两种格式的视频并且都带有音频，avi可以录制的分辨率和帧数进行选择，wmv默认进行了淸晰度优化如不喜欢可去除代码中有相关提示3.可在预览点开之后进行拍照，也可边录制视频边拍照4.添加了视频和音频的压缩功能（酌情使用）这次二次开发发现C#对DirectShow的相关信息太少，这次做完也不敢藏私共享出来，还望大家指正
FPGA实践教程（一）用HLS将c程序生成IPcore
本文档系列是我在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。 目标：本文档重点探讨vivado HLS软件的使用，描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。 完成本过程可以参阅的文档有： UG902：Vivado Design Suite User Guide: High-Level Synthesis 该文档主要涉及vivado H...
matlab输入数据不对应,C-Model的输入数据和IP仿真的输入不完全一致
描述有很多客户在比较FFT C-Model仿真和 FFTIP前仿遇到问题。今天赛灵思技术专家对此提出三种原因和解决办法。总结下来, 原因大概有三种:C-Model 的输入数据和 IP 仿真的输入不完全一致C-Model 的参数设置和 IP 的参数设置不完全一致出现 overflowC-Model的输入数据和IP仿真的输入不完全一致这里面需要注意的是, FFT C-Model fixedpoi...
vivado Aurora 8B/10B IP核（8）- 单工 IPCORE 的初始化
vivado Aurora 8B/10B IP核（8）- 单工 IPCORE 的初始化
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
1万+
扫一扫
