Generic timer

最新推荐文章于 2025-05-11 07:30:00 发布

原创最新推荐文章于 2025-05-11 07:30:00 发布 · 560 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#html5 #html

ARMV8 专栏收录该内容

1 篇文章

订阅专栏

本文深入剖析了Linux在ARM平台上的通用定时器（generictimer）驱动，包括物理计数器和虚拟计数器的概念，以及在不同安全和虚拟化扩展场景下的timer配置。分析了timer的 CompareValue 和 TimerValue 寄存器功能，以及如何通过它们触发中断。此外，还讨论了在系统不支持协处理器访问时如何使用内存映射方式来访问定时器硬件。

Reference: Linux时间子系统之（十七）：ARM generic timer驱动代码分析 - ArnoldLu - 博客园 (cnblogs.com)

Timer其实就是定时器，它可以定义一段指定的时间，当时间到了，就会assert一个外部的输出信号

溢出时间至少40年？？？ REF_CLK=25M/100M, 64bit gray code.能有40年？要算一下

处理器可以通过CNTPCT寄存器来获取system counter的当前值，我们称之physical counter。
有physical就有virtual，processor可以通过CNTVCT寄存器访问virtual counter
对于不支持security extension和virtualization extension的系统，virtual counter和physical counter是一样的值。

每个processor都会附着多个timer 处理逻辑

（1）对于不支持security extension的SOC（不支持security extension也就意味着不支持virtualization extension），timer实际上有两个，一个是physical timer，另外一个是virtual timer。虽然有两个，不过从行为上看，virtual timer和physical timer行为一致

（2）对于支持security extension但不支持virtualization extension的SOC，每个cpu有三个timer：Non-secure physical timer，Secure physical timer和virtual timer

（3）对于支持virtualization extension的SOC，每个cpu有四个timer：Non-secure PL1 physical timer，Secure PL1 physical timer，Non-secure PL2 physical timer和virtual timer

PL1是什么？

每个timer都会有三个寄存器（我们用physical timer为例描述）：

（1）64-bit CompareValue register。该寄存器配合system counter可以实现一个64 bit unsigned upcounter。如果physical counter - CompareValue >= 0的话，触发中断。也就是说，CompareValue register其实就是一个64比特的upcounter，设定为一个比当前system counter要大的值，随着system counter的不断累加，当system counter value触及CompareValue register设定的值的时候，便会向GIC触发中断。

（2）32-bit TimerValue register。该寄存器配合system counter可以实现一个32 bit signed downcounter（有的时候，使用downcounter会让软件逻辑更容易，看ARM generic timer的设计人员考虑的多么周到）。开始的时候，我们可以设定TimerValue寄存器的值为1000（假设我们想down count 1000，然后触发中断），向该寄存器写入1000实际上也就是设定了CompareValue register的值是system counter值加上1000。随着system counter的值不断累加，TimerValue register的值在递减，当值<=0的时候，便会向GIC触发中断

（3）32-bit控制寄存器。该寄存器主要对timer进行控制，具体包括：enable或是disable该timer，mask或者unmask该timer的output signal（timer interrupt）

各个processor的各个Timer都可以产生中断，因此它和GIC有接口。当然，由于timer的中断是属于各个CPU的，因此使用PPI类型的中断，具体可以参考GIC文档。当然，如果让timer触发中断，当然要确保该timer是enable并且是umask的。

此外，有些系统不支持协处理的访问，这种情况下又想给系统增加ARM generic timer的功能，这时候必须使用memory mapped register的方式来访问ARM generic timer的所有硬件block（包括system counter和per cpu的timer）。这时候，在访问timer硬件的时候虽然性能不佳，但总是好过功能丧失。 utility bus?