自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

  • 博客(10)
  • 收藏
  • 关注

转载 Windows 8 64bit Xilinx ISE(14.7) Fix License

http://www.youtube.com/watch?v=ttPbEcNjdo8It can work successfully!转载于:https://www.cnblogs.com/capark/p/4134772.html

2014-12-01 12:47:00 252

转载 对Verilog 初学者比较有用的整理(转自它处)

*********************************************************************************************************************作者:Ian11122840 时间:2010-9-27 09:04 ...

2014-11-25 16:48:00 11156

转载 Shift Register(Using Submodule)

/***************************************************/ Shift Register module by Submodule/ Programing by seongki***************************************************/module Shift_Register_...

2014-10-02 21:22:00 281

转载 Shift Register

/***************************************************/ Shift Register module/ Programing by seongki***************************************************/module Shift_Register_4_beh(output ...

2014-10-02 21:18:00 849

转载 Verilog HDL test bench 문법에 관한

16bit ripple carry adder test bench`timescale 1ns/1nsmodule testbench2;reg [15:0] a, [15:0] b, c_in;wire [15:0] sum, c_out;fulla16 adder(.[15:0] a([15:0] a), .[15:0] b([15:0] b), ...

2014-09-25 13:57:00 181

转载 ModelSim6.2 설치에 관한(About the Installation problem of ModelSim 6.2)

ModelSim 설치는 PC OS 따라서 호환성 문제가 발생한다.!!!!!! Vista OS에서는 ModelSim 설치가 안됨(호환성 문제)XP, Win7에서는 호환성 문제 없음!转载于:https://www.cnblogs.com/capark/p/3992669.html...

2014-09-25 13:50:00 147

转载 4비트,16비트 가산기에 관한 문제(계층설계)

Q: 수업듣는 학생의 질문1. half-addermodule half_adder (S, C, x, y);output S, C;input x, y;xor (S, x, y);and (C, x, y);endmodule2. full-addermodule full_adder (S, C, x, y, z);outpu...

2014-09-25 13:30:00 777

转载 有关Quartus如何自动生成 .pof 文件

Quartus => Assignment=> Device=> Device and Pin Options=> Configuration=> Use configuration device(check)转载于:https://www.cnblogs.com/capark/archive/2012/10/31/2748740...

2012-10-31 21:26:00 1443

转载 有关VHDL中null, 在Verilog HDL 中的表示方法

VHDL:  if  cnt_max = maxtime then    null;  else    @@@@@@@@@@@;Verilog:  if(cnt_max == maxtime)    ;  else    @@@@@@@@@@@@@;转载于:https://www.cnblogs.com/capark/archive/2012/10...

2012-10-22 23:49:00 1322

转载 第一天

今天是申请博客的第一天。。。。。。。如今的互联网是如此的发达。。。 但 这是我开通的第一个博客。。。。嘿嘿。。。。2012-04-02  21:44转载于:https://www.cnblogs.com/capark/archive/2012/04/02/2430282.html...

2012-04-02 20:46:00 156

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除