dobypig的博客

上述两个文件在Vivado安装目录下data/parts目录中都有，一般只有在该目录中没有这些文件的情况下才需要在此处设置。勾选此选项，所有管脚的封装会简化为单个RLC传输线模型，并且在IBIS文件的Package部分中定义；Include all models：默认情况下，只有设计中用到的buffer模型才会添加到IBIS文件中。Component Name：默认名称为器件的系列，可以在这里设置改变IBIS文件中Component部分的名称。Output File：规定输出IBIS文件的名称和路径；

Vitis Flash烧录 固化

1 找到C:\Users\xxxx\.Xilinx\Vitis\20xx.x\2 全部删除3 打开sdk vitis

用Vivado HLS做了FIFO仿真，并将端口设置为ap_fifo类型，C仿真没有问题，代码如下：void array_FIFO (int32 *fifo_w ) {#pragma HLS INTERFACE ap_fifo port=fifo_w int i; for (i=0;i<1024;i++) { fifo_w[i] = i; }}但C/RTL时间一直增加且无法自...