MSPM0 DMA低功耗模式实战：中断事件与寄存器配置详解

关注

原创最新推荐文章于 2026-07-22 16:18:18 发布 410 阅读 AI 写同款· GEO 优化 ›

背包九讲问题——超详细 Acwing背包题库一.01背包问题问题描述有 N 件物品和一个容量是 VV 的背包。每件物品只能使用一次。第 i 件物品的体积是 vi，价值是 wi。求解将哪些物品装入背包，可使这些物品的总体积不超过背包容量，且总价值最大。输出最大价值。输入格式第一行两个整数，N，V，用空格隔开，分别表示物品数量和背包容积。接下来有 N 行，每行两个整数 vi,wi，用空格隔开，分别表示第 i 件物品的体积和价值。输出格式输出一个整数，表示最大价值。数据范围 0<N,V≤100 阅读详情

1. 项目概述与DMA核心价值

在嵌入式开发领域，尤其是面对电池供电的物联网设备、便携式医疗仪器或工业传感器节点时，我们总是在性能与功耗之间走钢丝。CPU频繁地被数据搬运这种“体力活”打断，不仅拉低了系统效率，更让功耗预算捉襟见肘。这时， 直接内存访问（DMA） 就成了我们手中的王牌。它就像一个不知疲倦的“数据搬运工”，能独立完成内存与外设之间的大批量数据传输，让CPU得以“抽身”去处理更复杂的逻辑运算，或者干脆进入低功耗模式“睡大觉”。

德州仪器（TI）的MSPM0系列微控制器，作为专为超低功耗应用设计的Arm Cortex-M0+内核产品，其DMA控制器设计得尤为精妙。它不仅仅是一个简单的数据搬运引擎，更深度集成了芯片的低功耗架构。这意味着，你可以在CPU完全停止运行的STOP模式（ULPCLK限速至4MHz）甚至时钟更慢的STANDBY模式（32kHz）下，依然让DMA响应外部事件（比如ADC转换完成、UART收到数据）并完成数据传输。这种“CPU休眠，DMA干活”的能力，是构建真正长续航、高响应性嵌入式系统的基石。

然而，用好MSPM0的DMA，尤其是玩转其在低功耗模式下的传输、复杂的中断事件联动以及那一大堆寄存器，并不是一件简单的事。手册上的描述往往分散且偏重理论，缺乏将各个功能点串联起来的实战视角。我在这类项目上摸爬滚打多年，见过太多开发者因为对事件机制理解不透，导致DMA无法在低功耗下被唤醒；或者因为中断标志清除不当，造成系统“假死”。本文将结合我的实际项目经验，为你深入解析MSPM0 DMA在低功耗模式下的工作原理、中断事件系统的配置逻辑，并提供一份可直接“抄作业”的寄存器配置指南与避坑清单。

2. 低功耗模式下的DMA传输机制深度解析

要让DMA在CPU休眠时正常工作，首先必须理解MSPM0的电源管理单元（PMU）与事件管理器（Event Manager）是如何协同工作的。这不是简单的“DMA自己就能动”，而是一套精密的唤醒与状态管理流程。

2.1 STOP模式下的“暂停”与恢复

根据手册描述，在STOP模式下，CPU时钟停止，超低功耗时钟（ULPCLK）被限制在4MHz运行。此时，整个系统处于一种极低功耗的“冻结”状态。但DMA的触发源（如定时器、GPIO事件）可能依然有效。当事件管理器检测到一个配置给DMA的触发事件时，整个流程开始：

事件触发与状态切换 ：事件管理器会向PMU发出一个请求，要求将系统从“正常STOP模式”切换至“暂停的STOP模式”（suspended STOP）。这个切换过程非常关键，它并不是完全唤醒系统，而是让DMA及其相关总线、内存控制器等必要模块获得临时的工作时钟和电源域，使其能够运行。
DMA执行传输 ：系统进入“暂停的STOP模式”后，DMA控制器被激活，开始处理挂起的传输请求。它会按照预设的源地址、目标地址和传输数量，完成数据搬运。在此期间，CPU核心依然保持休眠。
传输完成与状态恢复 ：当DMA传输计数器（DMASZ）递减到0，意味着本次传输任务完成。DMA会向事件子系统确认（acknowledge）这个触发事件。事件子系统随后撤销对PMU的“暂停STOP”请求。
返回深度休眠 ：如果PMU没有收到其他模块的唤醒或暂停请求（比如没有其他中断发生），系统将无缝地、自动地重新回到“正常STOP模式”，继续维持最低功耗。

关键点与避坑经验 ：这里的“暂停”状态是一种短暂的中间状态，功耗会高于纯粹的STOP模式，但远低于ACTIVE模式。在设计时，你需要评估DMA传输的数据量和频率。如果DMA需要频繁地在STOP模式下工作（例如每秒触发几十次），那么“暂停-恢复”过程的累积功耗可能不容忽视。此时，你可能需要权衡是使用STOP模式，还是选择一种功耗稍高但响应更快的睡眠模式。

2.2 STANDBY模式下的低速传输

STANDBY模式比STOP模式更“深眠”，其ULPCLK被限制在更低的32kHz。这意味着DMA在此时的工作频率大大降低，数据传输的绝对速度会变慢。但其工作流程与STOP模式类似：

事件管理器检测到DMA触发。
请求PMU进入“暂停的STANDBY模式”。
DMA在32kHz时钟下完成传输。
传输完成，事件被确认，系统回归正常STANDBY模式。

实操心得 ：在STANDBY模式下使用DMA，必须仔细计算数据传输的时间窗口。例如，在32kHz时钟下传输1KB数据（假设每次传输32位），所需时间将是在4MHz或更高主频下的数十倍甚至上百倍。如果你的应用对传输延迟敏感，或者DMA传输期间需要关闭某些对时序敏感的外设（如某些射频前端），那么这种长时间的“暂停”状态可能会带来风险。 务必在系统设计阶段就模拟计算最坏情况下的DMA传输时间 ，确保它不会干扰其他关键任务的时序。

2.3 低功耗DMA传输的典型应用场景

理解了机制，我们来看看它能用来做什么：

传感器数据缓存 ：在STOP模式下，通过定时器周期性触发DMA，将ADC的转换结果直接搬运到SRAM中的环形缓冲区。CPU仅在缓冲区半满或全满时被唤醒一次进行批量处理，极大降低了功耗。
通信数据预处理 ：在STANDBY模式下，UART每接收到一个字节就通过事件触发DMA，将数据存入缓存。DMA可以在传输完成或缓存满时产生中断，唤醒CPU进行协议解析。这样即使CPU在休眠，也不会丢失任何通信数据。
内存初始化/填充 ：系统从深度睡眠唤醒后，需要快速初始化一大段内存或显存。可以配置DMA为“填充模式”（如果支持），在CPU初始化其他关键外设的同时，让DMA并行地完成内存初始化工作，加速启动过程。

3. DMA中断与事件系统详解

中断和事件是DMA与CPU协同工作的“通信官”。MSPM0的DMA模块设计了一个清晰但稍显复杂的事件路由机制，理解它对于实现高效、可靠的响应至关重要。

3.1 中断与事件概览

DMA模块包含一个事件发布者（Publisher）和两个事件订阅者（Subscriber），构成了灵活的事件路由网络。

事件类型	角色	源	目标	路由方式	配置寄存器	功能简述
CPU中断	发布者	DMA	CPU子系统	静态路由	`CPU_INT` 相关寄存器	固定路由，用于DMA传输完成、错误等向CPU发起中断。
通用发布者事件	发布者	DMA	其他外设	通用路由	`GEN_EVENT` , `FPUB_1`	可配置路由，允许DMA事件（如传输完成）去触发其他外设（如启动另一个ADC转换）。
通用订阅者事件0/1	订阅者	其他外设	DMA	通用路由	`FSUB_0` , `FSUB_1`	可配置路由，允许其他外设的事件（如定时器溢出、GPIO边沿）作为DMA的触发源。

为什么这样设计？ 这种设计将DMA从一个被动的“执行单元”提升为一个主动的“系统协调者”。例如，你可以配置DMA在搬运完ADC数据后，通过通用发布者事件自动触发一个GPIO置位（发出同步信号），或者触发另一个DMA通道开始工作（链式DMA），而完全无需CPU干预。这为实现高度自动化的、低延迟的数据流处理管道提供了可能。

3.2 关键中断状态寄存器解析

手册中列出了多组中断寄存器（ IIDX , IMASK , RIS , MIS , ISET , ICLR ），它们有两套：一套用��CPU中断（ CPU_INT ），另一套用于通用事件（ GEN_EVENT ）。它们的逻辑是相同的，我们以CPU中断组为例进行拆解。

RIS (Raw Interrupt Status, 偏移 0x1030) ： 原始中断状态寄存器 。这是最“诚实”的寄存器，只要中断条件发生（如DMA通道传输完成），对应的位就会被硬件置1， 完全不受中断屏蔽寄存器（IMASK）的影响 。即使你关闭了该中断，RIS里的标志位依然会亮起。这个寄存器常用于 轮询查询 方式，或者用于高级的、自定义的中断状态管理。
IMASK (Interrupt Mask, 偏移 0x1028) ： 中断屏蔽寄存器 。你想让哪个中断能最终报到CPU那里，就在这里把对应的位置1（使能）。置0则屏蔽。它像一个开关，控制着RIS中的信号能否继续向下传递。
MIS (Masked Interrupt Status, 偏移 0x1038) ： 被屏蔽后的中断状态寄存器 。这个寄存器的值就是 RIS & IMASK 的结果。它直观地告诉你， 当前有哪些已使能的中断正在等待处理 。通常，CPU的中断服务程序（ISR）会查询这个寄存器或 IIDX 来确定具体是哪个中断源。
IIDX (Interrupt Index, 偏移 0x1020) ： 最高优先级中断索引寄存器 。这是一个非常实用的寄存器。当你读取它时，它会返回当前 已使能且未处理 的中断中优先级最高的那一个的编号（例如0x01代表DMA通道0传输完成）。 更关键的是，读这个寄存器的操作，硬件会自动清除该中断在RIS和MIS中的对应标志位 。这简化了中断标志清除流程，但也要注意，如果你在ISR中需要根据多个中断标志位来做复杂判断，直接读IIDX可能会意外清除你还没处理的其他标志。
ISET (Interrupt Set, 偏移 0x1040) / ICLR (Interrupt Clear, 偏移 0x1048) ： 软件中断置位与清除寄存器 。向 ISET 的某位写1，可以 手动模拟 一个中断事件，这在系统自检、安全监控或软件触发特定流程时非常有用。向 ICLR 的某位写1，则可以手动清除RIS中的对应标志位，这为你提供了更灵活的标志管理手段，特别是在使用轮询或复杂状态机时。

3.3 中断处理编程模型与最佳实践

基于以上寄存器，一个健壮的DMA中断处理流程如下：

初始化配置 ：

// 1. 配置DMA通道参数（源地址、目标地址、传输大小等）...
// 2. 使能所需中断（例如，使能通道0传输完成中断）
DMA->CPU_INT.IMASK |= (1 << 0); // 使能DMACH0中断
// 3. 全局使能DMA通道
DMA->CH[0].CTRL |= DMA_CTRL_EN;

中断服务程序（ISR） ：

void DMA_IRQHandler(void) {
    // 方法A：读取IIDX自动清除最高优先级中断（简单场景推荐）
    uint32_t intIdx = DMA->CPU_INT.IIDX;
    switch(intIdx) {
        case 0x01: // DMA通道0完成
            // ... 处理数据 ...
            // IIDX已被读取，标志自动清除，无需额外操作
            break;
        case 0x19: // DMA地址错误
            // ... 错误处理 ...
            break;
        // ... 其他中断号 ...
    }

    // 方法B：查询MIS并手动清除（需要处理多个同时中断时）
    // uint32_t mis = DMA->CPU_INT.MIS;
    // if (mis & (1 << 0)) { // 检查通道0中断
    //     // ... 处理 ...
    //     DMA->CPU_INT.ICLR = (1 << 0); // 手动清除标志
    // }
    // 注意：如果使用IIDX，通常就不再用MIS+ICLR方式，以免重复清除或逻辑混乱。
}

避坑指南 ：

中断标志清除竞争 ：在极少数情况下，如果DMA传输完成中断产生后，在CPU读取 IIDX 或清除 ICLR 之前，又一次新的传输完成事件发生了，要确保你的逻辑能正确处理。通常硬件设计会保证标志位是“置位-清除”机制，而不是“翻转”机制，但编写ISR时应考虑处理速度是否跟得上中断频率。
IMASK的配置时机 ：建议在DMA通道完全配置好（包括触发源、地址、大小）但尚未使能（ DMAEN=0 ）时，就配置好 IMASK 。最后再设置 DMAEN=1 。这样可以避免配置过程中产生意外中断。
PRE-IRQ的使用 ： DMAPREIRQ 字段允许在传输结束前（如还剩N个数据时）提前产生一个中断。这非常有用，例如在传输一个音频缓冲区时，提前通知CPU准备下一个缓冲区的数据，实现无缝衔接，避免音频播放出现“爆音”。

4. DMA地址与数据错误处理

DMA控制器本身不具备完整的内存保护单元（MPU）功能，但它能检测到两类严重的总线错误，这对于构建稳定可靠的系统至关重要。

4.1 地址错误

当DMA试图访问一个 受保护 （例如，写一个只读的Flash区域）或 根本不存在 于当前设备内存映射中的地址时，就会发生地址错误。

触发条件 ：源地址或目标地址非法。
硬件行为 ：DMA控制器会检测到总线返回的错误响应。此时，对于整个DMA事务中与非法地址范围重叠的 每一个字节 ，写入目标地址的数据都将是 0x00 。这意味着如果一次传输32位数据，但目标地址只有后两个字节是合法的，那么只有这两个合法字节会被写入（如果源数据允许），而非法地址部分会被写入0。
中断标志 ：地址错误会触发中断，在 IIDX.STAT 寄存器中标志为 0x19 。对应的， RIS 和 MIS 寄存器中的 ADDRERR 位也会置位。
错误恢复 ：发生地址错误后，DMA通道通常会停止。你需要：
1. 在ISR中通过 IIDX 或 RIS 判断错误类型。
2. 检查并修正 DMASA 或 DMADA 寄存器中的地址。
3. 清除错误标志（通过读 IIDX 或写 ICLR ）。
4. 可能需要重新使能（ DMAEN ）或触发（ DMAREQ ）DMA通道。

4.2 数据错误

当DMA从支持ECC（错误校正码）或奇偶校验的存储器（如某些带有ECC的SRAM或Flash）中读取数据，并且检测到 不可纠正的ECC错误或奇偶校验错误 时，会发生数据错误。

触发条件 ：从源地址读取的数据本身已损坏。
硬件行为 ：DMA控制器会继续完成传输，但 损坏的数据会被搬运到目标地址 。它只是报告发生了数据错误，但不会阻止传输。
中断标志 ：数据错误在 IIDX.STAT 中标志为 0x1A ， RIS 和 MIS 中的 DATAERR 位置位。
错误处理 ：这类错误通常意味着更严重的硬件或软件问题（如内存损坏、电源不稳）。处理流程应包括：
1. 记录错误发生的地址和上下文。
2. 进行系统安全状态评估（例如，重置关键数据、进入安全模式）。
3. 通知上层应用或看门狗。

重要提示 ：手册明确指出：“The DMA itself does not perform range checking.” DMA本身不进行范围检查。这意味着，如果你错误地配置了一个跨越合法和非法地址区域的传输，DMA会“傻傻地”尝试完成整个传输，只在访问非法地址的部分产生错误并写入0。 这可能导致数据被错误地写入到未预期的内存区域（如果是目标地址非法），或者从错误地址读取数据（如果是源地址非法）。 因此，在软件中确保地址参数的合法性是开发者的首要责任。

5. 核心寄存器配置实战指南

寄存��是操控DMA的直接手段。下面我们抛开手册的平铺直叙，以功能为目标，将这些寄存器串联起来进行实战化解读。

5.1 通道控制寄存器簇：DMACTL[j], DMASA[j], DMADA[j], DMASZ[j]

这四个寄存器是DMA通道的“大脑”和“四肢”，通常作为��个整体来配置。

DMACTL[j] (通道控制寄存器) ：这是最复杂的寄存器，定义了DMA传输的行为模式。
- DMATM[29:28] （传输模式）：这是核心选择。
  - 0h (单次传输)： 每次触发只搬运一个数据单元 （单元大小由 DMASRCWDTH/DSTWDTH 定义）。这是最灵活的模式，适用于不规则的、由外部事件频繁触发的小数据量传输。
  - 1h (块传输)： 一次触发，搬完整个 DMASZ 定义的数据块 。适用于需要连续搬运一大段内存的场景，如LCD刷屏、音频缓冲区填充。
  - 2h (重复单次传输) / 3h (重复块传输)： 高级模式 。传输完成后， DMASA , DMADA , DMASZ 会自动重载为初始值，通道保持使能，等待下一次触发。这非常适合实现 双缓冲（Ping-Pong Buffer） 或循环数据流，无需CPU干预即可连续工作。 注意：此模式仅在FULL通道配置下可用。
- DMAEM[25:24] （扩展模式）：开启DMA的“高级玩法”。
  - 1h (聚集模式-Gather)：从源地址（SA）读取的是一个 地址表 ，然后根据这个地址表的内容作为数据，搬运到目标地址（DA）。想象成一个邮差根据一张清单（SA）去不同人家（地址表项）取信，然后都送到一个仓库（DA）。
  - 2h (填充模式-Fill)：将源地址（SA） 寄存器里的值 作为数据，重复写入目标地址（DA）。常用于内存初始化或清屏。
  - 3h (表模式-Table)：从源地址（SA）读取的是 地址-数据对 ，然后将数据写入对应的地址。功能更强大。
- DMASRCINCR[19:16] / DMADSTINCR[23:20] （地址增量）：决定了每次传输后地址指针如何变化。 0h 不变， 3h 递增（+1 宽度）， 2h 递减（-1 宽度）。 8h-Fh 是 步进（Stride）模式 ，例如 8h 表示每次地址增加2个数据宽度单位。这在处理图像、矩阵等有间隔的数据时非常高效。
- DMAPREIRQ[6:4] （预中断）：如前所述，用于在传输结束前提前产生中断，实现流水线处理。
DMASA[j] / DMADA[j] ：源和目标地址。 必须确保地址对齐符合数据宽度的要求 （例如，32位传输的地址最好是4字节对齐）。对于外设寄存器地址，务必使用设备头文件中定义的宏或绝对地址。
DMASZ[j] ：传输数量。注意，它定义的是 传输次数 ，而不是字节数。如果数据宽度是32位（4字节）， DMASZ=100 意味着传输100次，共400字节。

配置示例：从ADC结果寄存器搬运100个32位数据到SRAM数组

// 假设 ADC_BASE 是ADC结果寄存器地址， myBuffer 是SRAM中已定义的 uint32_t 数组
#define MY_BUFFER_SIZE 100

// 1. 禁用通道，安全配置
DMA->CH[0].CTRL = 0; // 清空控制寄存器，禁用通道

// 2. 配置地址和大小
DMA->CH[0].SA = (uint32_t)&(ADC_BASE->RESULT); // 源地址：ADC结果寄存器
DMA->CH[0].DA = (uint32_t)myBuffer;             // 目标地址：SRAM数组
DMA->CH[0].SZ = MY_BUFFER_SIZE;                 // 传输数量：100次

// 3. 配置控制寄存器
uint32_t ctrl = 0;
ctrl |= (0x1 << 28);          // DMATM = 1，块传输模式
ctrl |= (0x3 << 16);          // DMASRCINCR = 3，源地址不变（总是读同一个ADC寄存器）
ctrl |= (0x3 << 20);          // DMADSTINCR = 3，目标地址递增（填充数组）
ctrl |= (0x2 << 8);           // DMASRCWDTH = 2，源数据宽度为32位（WORD）
ctrl |= (0x2 << 12);          // DMADSTWDTH = 2，目标数据宽度为32位（WORD）
ctrl |= (0x1 << 1);           // DMAEN = 1，使能通道（但等待触发）
DMA->CH[0].CTRL = ctrl;

// 4. 配置触发源（假设使用定时器0溢出事件触发）
DMA->TRIG[0].CTRL = (0x1 << 7) | (TIMER0_TRIGGER_ID & 0x3F); // DMATINT=0(外部触发), DMATSEL=定时器ID
// 或者使用软件触发： DMA->CH[0].CTRL |= (1 << 0); // 置位DMAREQ位

5.2 事件路由寄存器：FSUB_0/1, FPUB_1

这三个寄存器用于配置DMA与系统其他部分的事件连接，是实现外设间自动联动的关键。

FSUB_0 / FSUB_1 (订阅者端口) ：这两个寄存器功能相同，为DMA提供两个 触发输入 。你将一个外设的事件ID写入 CHANID 字段，该外设的事件就能触发此DMA通道。
- CHANID = 0 ：断开连接。
- CHANID = 1~255 ：连接到对应的事件通道ID。具体ID需要查 你的具体型号MSPM0芯片的数据手册 中的事件路由表。例如，ADC序列转换完成事件可能对应ID 0x20。
FPUB_1 (发布者端口) ：用于配置DMA的 事件输出 。当DMA完成传输或发生错误时，可以产生一个事件，并通过此端口路由到其他外设。
- 同样通过 CHANID 字段，将DMA事件连接到系统事件总线上的某个通道，从而触发另一个外设（如启动另一个DMA，或置位一个GPIO）。

配置示例：实现ADC -> DMA -> 内存，传输完成后自动触发GPIO

// 假设：ADC序列完成事件ID为0x20， GPIO事件触发ID为0x40（用于置位）
// 1. 配置DMA通道0订阅ADC事件作为触发源
DMA->FSUB_0 = 0x20; // CHANID = 0x20， 连接到ADC事件

// 2. 配置DMA通道0的发布事件，连接到GPIO事件通道
DMA->FPUB_1 = 0x40; // CHANID = 0x40， DMA事件将触发GPIO操作

// 3. 在GPIO模块中，配置对应的事件通道0x40，使其执行“置位某个引脚”的操作
// (这部分配置在GPIO模块的事件寄存器中完成)

通过以上配置，一个完整的自动化链路就形成了：ADC转换完成 -> 触发DMA搬运数据 -> DMA搬运完成 -> 触发GPIO引脚输出一个脉冲。全程无需CPU参与。

5.3 调试与优先级控制寄存器

PDBGCTL (外设调试控制) ：这个寄存器在调试时非常有用。
- FREE 位：当芯片被调试器暂停（Core Halted）时，此位决定DMA的行为。
  - 0 ：DMA随CPU一起冻结。这是默认的安全行为，便于你检查系统瞬间状态。
  - 1 ：DMA无视调试器暂停，继续运行。这在调试实时数据流应用时很有用，可以观察DMA在“后台”持续工作的效果。
- SOFT 位：当 FREE=0 （DMA随CPU冻结）时，此位决定冻结的边界。
  - 0 ：立即冻结，即使可能导致状态损坏。
  - 1 ：等待DMA完成当前传输到达一个“安全边界”后再冻结。 强烈建议在调试时将此位设为1 ，避免因突然暂停导致DMA传输处于不一致状态，干扰调试。
DMAPRIO (DMA优先级控制) ：
- ROUNDROBIN 位：轮询优先级使能。
  - 0 ：固定优先级，通道0最高，通道15最低。
  - 1 ：轮询优先级。每次DMA传输后，刚执行完的通道优先级降到最低，其他通道依次提升。这保证了所有使能的通道都能相对公平地获得服务，避免高优先级通道饿死低优先级通道。
- BURSTSZ 位：定义在轮询优先级重新评估前，一个块传输可以连续进行多少次传输。这允许在块传输中插入优先级检查点，提高系统的实时响应性。

6. 常见问题与实战调试技巧

在实际项目中，DMA的配置和使用总会遇到一些“坑”。下面是我总结的一些典型问题及解决方法。

6.1 DMA无法在低功耗模式下触发

症状：配置了DMA和低功耗模式，但进入STOP/STANDBY后，预期的事件没有触发DMA工作。
排查步骤 ：
1. 确认时钟 ：检查触发DMA的外设（如定时器、UART）在目标低功耗模式下是否仍然有时钟在工作。有些外设在某些低功耗模式下会被关闭。
2. 确认事件路由 ：使用调试器或IO口电平，验证预期的事件是否真的产生了。可以在进入低功耗前，先让系统在运行模式下测试事件触发DMA是否正常。
3. 检查PMU配置 ：有些芯片需要额外配置，允��特定外设或事件在低功耗模式下唤醒或暂停系统。查阅芯片参考手册的电源管理章节。
4. 检查DMA通道使能时机 ：确保在进入低功耗模式之前，DMA通道已经使能（ DMAEN=1 ）且配置正确。不要在休眠后才去配置DMA。

6.2 DMA传输数据错误或地址错乱

症状：数据没有按预期搬运，或者目标地址的内容混乱。
排查步骤 ：
1. 地址对齐 ：这是最常见的问题。确保 DMASA 和 DMADA 的地址符合数据宽度的对齐要求。32位传输地址需4字节对齐，16位需2字节对齐。
2. 传输大小与缓冲区 ：反复核对 DMASZ 设置的是传输次数，并确保目标缓冲区足够大，不会发生数组越界。
3. 地址增量模式 ：仔细检查 DMASRCINCR 和 DMADSTINCR 的设置是否符合你的数据结构。如果你希望源地址不变（如读取同一个外设寄存器），却错误地设置了递增，会导致读取到错误的内存区域。
4. 使用调试器观察 ：在DMA传输开始前和结束后，利用调试器查看源地址和目标地址的内存内容。可以在DMA完成中断处设置断点。

6.3 中断不产生或无法进入中断服务程序

症状：DMA传输似乎完成了（数据已搬运），但预期的中断没有发生，或者CPU没有跳转到ISR。
排查步骤 ：
1. 中断总开关 ：除了DMA模块自身的 IMASK ，别忘了在NVIC（嵌套向量中断控制器）中使能对应的DMA全局中断。
2. 检查IIDX/ RIS ：在疑似传输完成后，读取 IIDX 或 RIS 寄存器，看中断标志是否真的被置位。如果标志位没置，说明传输完成事件可能没产生，回头检查DMA配置和触发。
3. 清除中断标志 ：确保在ISR中正确清除了中断标志。如果使用 IIDX 方式，读操作已自动清除。如果使用 MIS/ICLR 方式，务必在ISR退出前写入 ICLR 。 标志未清除是导致中断只发生一次的最常见原因 。
4. 中断优先级 ：检查NVIC中DMA中断的优先级是否被其他更高优先级中断屏蔽，或者本身被设置为不可中断的级别。

6.4 性能优化与高级用法建议

链式DMA ：利用 FSUB 和 FPUB ，可以将多个DMA通道串联起来。例如，DMA0搬运ADC数据到缓冲区A，完成后通过事件触发DMA1将缓冲区A的数据通过UART发出，同时触发DMA0开始搬运数据到缓冲区B（乒乓缓冲）。这能构建极其高效的数据流水线。
内存到内存传输的优化 ：对于纯粹的内存拷贝，如果支持，使用 DMAEM 的填充模式或设置更大的 BURSTSZ ，可以减少总线仲裁开销，提升传输效率。
动态重配置 ：在重复单次/块传输模式下，可以在 PRE-IRQ 或传输完成中断中，动态修改 DMASA 、 DMADA 指向下一个缓冲区，实现循环缓冲或复杂数据模式的连续处理，最大化DMA的利用率。