TI 高精度实验室 ADC 深度解析：Delta-Sigma与SAR架构的核心差异与应用场景

1. 从“天平”到“平均值”：两种ADC的直观理解

如果你刚开始接触模数转换器（ADC），面对Delta-Sigma和SAR（逐次逼近寄存器）这两个词，可能会觉得有点抽象。别急，我用最生活化的比喻帮你捋清楚。你可以把ADC想象成一个“翻译官”，它的任务是把现实世界中连续变化的电压信号（模拟信号），翻译成单片机或处理器能理解的、由0和1组成的数字语言。

SAR ADC就像一个追求“瞬间真相”的精密天平。 想象一下你在用一台老式的等臂天平称重一个未知物体。你的砝码是标准重量的，比如有1克、0.5克、0.25克、0.125克……每次称重，你都是从最大的砝码开始试：先放上1克砝码，如果物体那边翘起来了，说明物体比1克轻，你就记下“0”，并拿走这个砝码；如果天平向砝码这边倾斜，说明物体比1克重，你就记下“1”，并留下这个砝码。接着，你用次大的0.5克砝码重复这个过程，如此循环，直到用完最精细的砝码。最终，你留下的所有砝码重量之和，就无限接近物体的真实重量。SAR ADC的工作方式几乎一模一样：它内部有一个高速的“天平”（比较器）和一套精密的“砝码”（数模转换器DAC产生的参考电压）。在一个转换周期内，它从最高位（MSB）开始，用一半的满量程电压去和输入电压比较，根据比较结果决定这一位是“1”还是“0”，然后依次用1/4、1/8……的电压去逼近，直到最低位（LSB）。这个过程非常快，就像给输入电压拍了一张“快照”，然后迅速解算出这张照片的数值。

而Delta-Sigma ADC则像一个“求平均分”的耐心统计员。 它不追求瞬间的精确，而是通过“狂采样”和“取平均”来获得高精度。怎么理解呢？比如你想知道一条河一分钟内的平均水位，但你手头只有一个反应很快但精度不高的尺子（可以理解为1位ADC）。笨办法是，你在这一分钟内，以极高的频率（比如每秒1000次）去测量水位，每次测量结果可能误差很大，要么是“高”，要么是“低”。然后你把这一分钟内所有的“高”和“低”统计起来，如果“高”的次数占了70%，那么你就可以推断，这一分钟内的平均水位大概在满量程的70%附近。Delta-Sigma ADC的核心就是这个思路：它内部有一个运行速度极快的1位ADC（调制器），以远高于最终输出数据率的频率（这个倍数叫过采样率OSR）对输入信号进行采样。然后，通过一个复杂的数字滤波器，对这些海量的、粗糙的1位数据进行“平均”和“滤波”，最终输出一个非常平滑、高精度的多位数字结果。所以，Delta-Sigma ADC输出的每一个数据点，代表的都不是某个瞬间的电压值，而是一小段时间内电压的平均值。

我刚开始接触时也犯过迷糊，总想用SAR的“快照”思维去理解Delta-Sigma，结果一头雾水。后来想通了，SAR是“空间上的精细分割”（用电压砝码去逼近），而Delta-Sigma是“时间上的海量平均”（用采样次数换精度），这是两者最根本的思维差异。

2. 扒开内部结构：看它们如何“各显神通”

理解了基本思路，我们再把这两种ADC拆开看看，它们的内部电路到底是怎么实现这些神奇功能的。这能帮你更深刻地理解它们的性能特点，而不是停留在表面参数上。

2.1 SAR ADC：简洁高效的决策链

SAR ADC的内部结构相对直接，更像一个精心设计的流水线。它的核心部件包括：采样保持电路（S/H）、一个高速比较器、一个数模转换器（DAC）和一个逐次逼近寄存器（SAR）。转换过程可以分解为“采样”和“逐次逼近”两个阶段。

采样阶段，就像相机打开快门。内部的采样开关闭合，输入信号Vin给内部的保持电容（Csh）充电。这个充电过程不是瞬间完成的，它遵循RC充电曲线。这里有个关键点：电容电压必须充到与输入电压的误差小于半个LSB（最低有效位）的范围内，采样才算真正完成。如果充电不充分就进入转换，会直接损失精度。这个时间在ADC的数据手册里通常表示为“采样时间”或“采集时间”，是需要我们设计电路时重点关注的参数。

转换阶段，就是“天平称重”开始。采样开关断开，电容上的电压被“保持”住。SAR逻辑控制DAC，首先输出一个等于1/2满量程（Vref/2）的电压，送到比较器的一端，与保持电容上的电压（另一端）进行比较。如果输入电压更大，比较器输出高（逻辑‘1’），SAR就保留这一位为‘1’，并命令DAC在下一个周期输出当前值（Vref/2）加上Vref/4的电压（即3Vref/4）进行下一轮比较；如果输入电压更小，则这一位记为‘0’，DAC下一次则输出Vref/4。这个过程从最高位（MSB）到最低位（LSB）逐位进行，经过N次比较（对于N位ADC），SAR寄存器里的二进制码就是最终的转换结果。整个过程一气呵成，转换速度只受比较器速度、DAC建立时间和逻辑延迟的限制，所以SAR ADC能以较低功耗实现中高速的转换。

2.2 Delta-Sigma ADC：噪声整形与过采样艺术

Delta-Sigma ADC的结构看起来要复杂一些，因为它引入了一个关键的“反馈控制”思想。它的核心是一个调制器（1位ADC + 1位DAC + 积分器） 和一个数字抽取滤波器。

调制器部分是一个典型的负反馈环路。它持续不断地工作：积分器对输入信号Vin与1位DAC反馈信号之间的差值（误差）进行累加（积分）；然后，一个高速比较器（1位ADC）在每个调制时钟周期对积分器的输出进行判决，产生一个1位的流式数据（比如，积分结果为正输出‘1’，为负输出‘0’）；这个1位输出一方面作为数字流送往后面的滤波器，另一方面通过一个极其精密的1位DAC（通常就是简单的开关，切换正负参考电压）反馈回输入端，与输入信号相减，形成闭环。

这个环路的妙处在于噪声整形。量化过程（把连续值变成1位0/1）必然会产生误差，即量化噪声。在传统ADC里，这个噪声均匀分布在从直流到奈奎斯特频率（采样频率的一半）的整个频带内。但在Delta-Sigma调制器中，由于积分器的存在，它对低频信号（我们想要的信号）呈现低通特性，而对量化噪声呈现高通特性。结果就是，绝大部分的量化噪声被“推”到了高频区域。你可以想象，原本均匀铺在信号频带上的噪声，被一个铲子（积分器）铲到了频带的高端堆积起来。

数字抽取滤波器的任务就清晰了：它首先对调制器输出的高速1位数据流进行低通滤波，把那些被推到高频的噪声狠狠地滤除掉。然后，它再进行“抽取”，也就是降低数据率。因为调制器输出速率（比如1 MHz）远高于我们最终需要的数据输出速率（比如1 kHz），滤波器可以每1000个点计算出一个平均值输出。这个“过采样”加“平均”的过程，极大地提高了有效分辨率，并抑制了带内噪声。

实测中，你会发现Delta-Sigma ADC对基准电压和模拟前端的噪声极其敏感，因为任何进入调制器的噪声都会被一同整形和滤波。而SAR ADC则对采样时刻的干扰更敏感，一个毛刺就可能被“拍”进去。

3. 性能大比拼：谁在什么场合更“能打”？

纸上谈兵终觉浅，我们把这两员大将拉到实际性能的擂台上比一比。选择ADC时，我们最关心的无非是速度、精度、功耗、成本这几项。你会发现，没有全能冠军，只有场景专家。

转换速度与带宽：SAR是短跑健将，Delta-Sigma是马拉松选手。 这是两者最显著的差异。SAR ADC的转换是“单次触发、立即完成”的模式。一个N位的转换，大约需要N个时钟周期（加上少量开销）。因此，它可以轻松达到每秒数百万次采样（MSPS）的速度，适合捕获快速变化的信号，比如超声检测、雷达中频信号、电机控制中的电流环等需要高动态性能的场景。而Delta-Sigma ADC的转换是“连续工作、输出平均值”的模式。它的有效输出数据率受限于过采样率（OSR）和数字滤波器的延迟。虽然调制器内部时钟可以很高（几MHz到几十MHz），但最终的有效输出速率通常在几Hz到几百kSPS之间，更适合测量缓慢变化的直流或低频信号，比如传感器信号（温度、压力、称重）、音频信号、高精度万用表等。

分辨率与精度：Delta-Sigma是精度之王，SAR是均衡高手。 Delta-Sigma架构通过极高的过采样率和噪声整形，能够轻松实现24位甚至32位的有效分辨率（ENOB），并且其积分非线性（INL）和微分非线性（DNL）通常非常优秀。它天生适合需要极高精度的测量。SAR ADC的分辨率通常在12位到18位之间，要达到18位以上且保持优良的线性度和速度，对工艺和设计挑战很大。不过，SAR ADC的无失码位数（No Missing Code）通常有保证，且其精度在整个奈奎斯特带宽内都有效，不像Delta-Sigma在高频时性能会因滤波器而下降。

功耗与尺寸：SAR更灵活，Delta-Sigma集成度高。 SAR ADC在转换间隙可以进入极低功耗的休眠状态，非常适合电池供电、间歇性采样的应用，比如便携式设备、无线传感节点。它的芯片面积通常也更小。Delta-Sigma ADC由于调制器和数字滤波器需要持续工作，静态功耗相对较高。但它的优势在于高集成度：芯片内部常常集成了可编程增益放大器（PGA）、多路复用器（MUX）、甚至传感器激励源，一颗芯片就能完成从微弱信号放大、调制到数字滤波的全部任务，简化了系统设计。很多SAR ADC则需要外置精密放大器和基准源来发挥最佳性能。

这里有一个简单的对比表格，帮你快速决策：

特性维度	SAR ADC	Delta-Sigma ADC
核心原理	逐次逼近，电压比较	过采样，噪声整形，数字滤波
转换速度	高 (可达10 MSPS以上)	低到中 (通常< 500 kSPS)
有效分辨率	中高 (12-18位常见)	极高 (16-32位常见)
输出延迟	极低 (固定几个周期)	高 (受滤波器延迟影响，可达数百毫秒)
功耗特点	低平均功耗（可休眠）	静态功耗相对较高
抗混叠滤波	需要严格的外部抗混叠滤波器	内置数字滤波器，对外部滤波器要求低
集成特性	通常较简单，多需外部分立器件	常集成PGA、MUX、基准等，系统集成度高
典型应用	多路复用数据采集、电机控制、通信、医疗成像	传感器测量、音频、地震检波、精密仪器仪表

注意：选择时一定要看数据手册中的“有效位数（ENOB）”而非仅仅标称位数。一个标称24位的Delta-Sigma ADC，在较高输出速率下，ENOB可能会下降到18位或更低。同样，SAR ADC在接近其最高采样率时，性能也可能下降。

4. 实战选型指南：避开那些“坑”

理论懂了，表格也看了，但真到画电路板、写代码的时候，还是容易踩坑。我结合自己做过的一些项目，分享几个关键的选型和设计考量点，希望能帮你省点调试时间。

第一坑：忽略建立时间与吞吐率。 对于SAR ADC，你以为采样率是1 MSPS，就能每秒采100万个点？没那么简单。SAR ADC的采样率指标通常指转换时间，但采样保持电路前端驱动运放的建立时间往往被忽略。如果你的信号源阻抗较高，或者驱动运放带宽不足、压摆率不够，在ADC短暂的采样窗口内，保持电容上的电压可能无法稳定到要求的精度内，导致测量误差。对于多通道切换的应用，还要考虑多路复用器的切换稳定时间。所以，实际系统的最大吞吐率，是转换时间、采样时间、多路切换时间、软件读取时间等的总和。

对于Delta-Sigma ADC，更要关注滤波器建立时间。当你改变输入信号（比如切换通道或信号发生阶跃）后，数字滤波器需要一段时间（通常是多个转换周期）才能输出稳定、准确的值。比如TI的ADS1261，使用Sinc5滤波器时，建立时间可能长达十几个数据周期。如果你的应用需要频繁切换通道，这个延迟可能是无法接受的。这时可能需要选择建立时间更快的滤波器类型（如Sinc1），或者使用多片ADC。

第二坑：基准源和电源的噪声。 这是高精度测量的共同敌人，但影响方式不同。对于SAR ADC，基准电压的噪声和稳定性会直接叠加到每一次比较的“砝码”上，影响最终结果的绝对精度。尤其在高速转换时，基准源需要有足够的输出电流和快速的瞬态响应能力，以应对DAC开关电容带来的电流毛刺。对于Delta-Sigma ADC，除了基准源，模拟电源的纯净度也至关重要。因为其调制器对电源噪声非常敏感，任何电源上的纹波都可能被调制并混入信号频带。务必使用低噪声的LDO，并配合精心设计的π型滤波或铁氧体磁珠滤波电路。

第三坑：数字接口与地处理。 ADC输出的数字信号是快速跳变的，会产生高频噪声。务必让ADC的数字地（DGND）和模拟地（AGND）在芯片下方单点连接，并且数字信号的走线要远离敏感的模拟输入和基准走线。对于Delta-Sigma ADC，其主时钟（MCLK）通常是一个高频方波，这个时钟的抖动会直接调制进信号，影响信噪比，因此需要一个低抖动的时钟源。SAR ADC的转换启动信号（CONVST）和时钟（如果有时钟引脚）也是噪声源，需要妥善处理。

第四坑：盲目追求高位数。 看到Delta-Sigma有24位、32位，就觉得越高越好。实际上，有效位数（ENOB）和噪声密度才是关键。在给定的输出数据率、输入带宽和电源电压下，数据手册会给出典型的ENOB和噪声值。你需要计算这个噪声水平是否满足你的测量精度要求。例如，一个22位ENOB的ADC，其理论量化噪声已经低于1微伏，但如果你的传感器本身就有几十微伏的噪声，或者你的PCB布局引入了数百微伏的干扰，那么ADC的高分辨率就毫无意义。先保证信号链前端的低噪声，再选择匹配的ADC。

在我做过的一个工业称重项目中，最初为了成本选了某款高速SAR ADC，结果发现50Hz工频干扰怎么也滤不干净，因为需要极高的采样率才能做数字滤波，系统功耗和软件开销都很大。后来换用了一款带50Hz/60Hz工频抑制的Delta-Sigma ADC（如ADS1235），其内置的Sinc滤波器在特定数据率下能在工频处形成陷波，硬件电路简单了许多，精度也轻松达到了要求。这个教训让我明白，选型不是看单项指标，而是让ADC的架构特性去匹配应用场景的核心矛盾。