MIPS Uboot流程

先熟悉下Mips架构

最近在学习MIPS架构，在系统计算机研究所的 网上读了不少关于MIPS的好文，下面的笔记就是基于上面的好文的摘抄。

一: MIPS寄存器别名记忆:
这一段在学习MIPSCPU架构，一直对mips的32个寄存器的约定 俗成的别名感到迷惑，今天在系统计算机研究所的网(http://www.xtrj.org/) 上看到一篇文章里有这方面的介绍，一下子豁然开朗原来这里的v,a,t前缀就是英文单词的缩写呀。

（呵呵，以前害得俺在<<see mips run>>书上都没有找到有助于理解的介绍）

;REGISTER NAME USAGE
$0 $zero        常量0(constant value 0)
$2-$3 $v0-$v1   函数调用返回值(values for results and expression evaluation)
$4-$7 $a0-$a3   函数调用参数(arguments)

$8-$15 $t0-$t7  暂时的(或随便用的)
$16-$23 $s0-$s7 保存的(或如果用，需要SAVE/RESTORE的)(saved)
$24-$25 $t8-$t9 暂时的(或随便用的)
$28 $gp         全局指针(Global Pointer)
$29 $sp         堆栈指针(Stack Pointer)
$30 $fp         帧指针(Frame Pointer)
$31 $ra         返回地址(return address)

二: MIPS 存储空间分配
MIPS将存储空间分为4块分别是:
kuseg, kseg0,kseg1 and kseg2
1. 0xFFFF FFFF mapped            kseg2
2. 0xC000 0000 unmapped uncached kseg1
3. 0xA000 0000 unmapped cached   kseg0
4. 0x8000 0000 2G                kuseg

   呵呵可以直观的看到只有kseg1是不需要映射(物理虚拟转换)，没有被缓存的，也就是说只有kseg1的内存区域可以做引导的存储区(在这里放置引导用
flash 存储器).被cached区域必须等到MMU 的TLB被初始化后才可以使用的。

三: MIPS的CPU运行有3个态
1. User Mode.
2. Supervisor Mode.
3. and Kernel Mode.
   For simplicity, let's just talk about User Mode and Kernel Mode.
Please always keep this in mind:
CPU can ONLY access kuseg memory area when running in User Mode
CPU MUST be in kernel mode or supervisor mode when visiting kseg0, kseg1
and kseg2 memory area。
   呵呵，可以看出MIPS的CPU运行态和x86尤其是ARM基本都是一样的。就是用户层对物理空间地址的访问是也是受限制的(现代操作系统的先进之处 吗)，必须通过使用驱动方式把操作代码运行在核心态。

四: MMU TLB
  MIPS CPU通过TLB来translates all virtual addresses generated by the CPU.下面谈谈ASID(Address Space Identifier). Basically, ASID, plus the VA(Virtual Address) are composed of the primary key of an TLB entry. 换句话说，虚拟 地址本身是不能唯一确定一个TLB entry的。一般而言，ASID的值就是相应的process ID. Note that ASID can minimized TLB re-loads, since several TLBentries can have the same virtual page number, but different ASID's. 对于一个多任务操 作系统来讲，每个任务都有 自己的4G虚拟空间

五: MMU 控制寄存器
对于一个Kernel Engineer来说，对MMU的处理主要是通过MMU的一些控制寄存器来完成的。MIPS体系结构中集成了一个叫做System Control Coprocessor (CP0)的部件。CP0就是我们常说的MMU控制器。在CP0中，除了TLB entry(例如，对RM5200，有48pair,96个TLB entry),一些控制寄存器提供给OS KERNEL来控制MMU的行为。 每个CP0控制寄存器都对应一个唯一的寄存器号。MIPS提供特殊的指令来对CP0进行操作。
mfc0 reg. CP0_REG
mtc0 reg. CP0_REG
我们通过上述的两条指令来把一个GPR寄存器的值assign给一个CP0寄存器，从而达到控制MMU的目的。

面简单介绍几个与TLB相关的CP0控制寄存器。
Index Register
这个寄存器是用来指定TLB entry的，当你进行TLB读写的时候。我们已经知道，例如，MIPS R5提供48个TLB pair，所以index寄存器的值是从0到47。换句话说，每次TLB写的行为是对一个pair发生的。这一点是与其他的CPU MMU TLB 读写不同的。 EntryLo0, EntryLo1 这两个寄存器是用来specify 一个TLB pair的偶(even)和奇(odd)物理(Physical)页面
地址。
一定要注意的是：
EntryLo0 is used for even pages; EntryLo1 is used for odd pages.
Otherwise, the MMU will get exception fault.
Entry Hi
Entry Hi寄存器存放VPN2，或一个TLB的虚拟地址部分。注意的是：ASID value也是在这里被体现。
Page Mask
MIPS TLB提供可变大小的TLB地址映射。一个PAGE可以是4K，16K，64K，256K，1M，4M或16M。这种可变PAGE SIZE提供了很好的灵活性，特别是对Embedded System Software. 对于Embedded System Softare,一个很大的区别就是：不允许大量的Page Fault. 这一点是传统OS或General OS在Embedded OS上的致命缺陷。也是为什么POSIX 1。B的目的所在。传统OS存储管理的一个原则就是：Page On Demand.这对大多Embedded System是不允许的。 For embedded system,往往是需要在系统初始化的时刻就对所有的 存储进行configuration， 以确保在系统运行时不会有Page Fault.

上述几个寄存器除了MAP一个虚拟页面之外，还包括设置一个页面的属性。其中包括：
writable or not; invalide or not; cache write back or write through

下面简单谈谈MIPS的JTLB。

在MIPS中，如R5000， JTLB is provided. JTLB stands for Joint TLB. 什么意思呢？
就 是 TLB buffer中包含的mixed Instruction and Data TLB 映射。有的CPU的Instruction
TLB 和Data TLB buffer 是分开的。
当然MIPS(R5000)确实还有两个小的，分开的Instruction TLB和Data TLB。但其大小很小。
主要是为了Performance,而且是对系统软件透明的。
在这里再谈谈MMU TLB和CPU Level 1 Cache的关系。
我们知道，MIPS，或大多数CPU，的Level 1 Cache都是采用Virtually Indexed and Physicall tagged. 通过这个机制，OS就不需要在每次进程切换的时候去flush CACHE。
为什么呢？
举一个例子吧：
进程A的一个虚拟地址 Addr1，其对应的物理地址是addre1；
进程B的一个虚拟地址Addr1，其对应的物理地址是addre2;
在某个时刻，进程 A在运行中，并且Addr1在Level 1 CACHE中。
这时候，OS does a context swith and bring process B up, having process A sleep. Now, let's assume that the first instruction/data fetch process B does is to access its own virtual address Addr1.
这时候CPU会错误的把进程A在Level 1中的Addr1的addr1返回给CPU吗？
我们的回答 应该是：不会的。
原因是：
当进程切换时，OS会将进程B的ASID或PID填入ASID寄存器中。请记住：对TLB的访问，
(ASID + VPN)才是Primary Key. 由于MIPS的CACHE属性是Virtually Indexed,
Physically tagged.所以，任何地址的访问，CPU都会issue the request to MMU for
 TLB translation to get the correct physical address, which then will be used
 for level cache matching.
与此同时，CPU会把虚拟地址信号传给Level 1 Cache 控制器。然后，我们必须等待MMU的Physical Address数据。只有physical tag也 匹配上了，我们才能说一个：Cache Hit. 所以，我们不需要担心不同的进程有相同的虚拟地址的事情。 弟兄们可以重温一下我们讲过的Direct Mapped; Full Associative, and Set Associative. 从而理解为什么Cache中可以存在多个具有相同虚拟地址的entry. For example,the above Addr1 for proccess A and Addr1 for process B

u-boot的启动过程比较简单，大致做下面的工作：
1.  cpu初始化
2.  时钟，串口，内存（ddr ram）初始化
3.  内存划分，分配栈，数据，配置参数，以及u-boot代码在内存中的位置。
4.  对u-boot代码做relocate
5.  初始化 malloc,flash,pci 以及外设（比如，网口）
6.  进入命令行或者直接启动Linux kernel

基本上，这就是u-boot的启动要做的事情，我也曾经大致看过arm的启动代码，也是类似。
不过，这里以mips作为例子进行介绍:

一、启动涉及到几个文件： start.S，cache.S， lowlevel_init.S和board.c
前三个都是汇编代码。

二、程序从start.S的_start开始执行。首先，初始化中断向量，寄存器清零，大致包括32个通用寄存器reg0-reg31和协处理器的一些寄存器：CP0_WATCHLO， CP0_WATCHHI， CP0_CAUSE， CP0_COUNT， CP0_COMPARE等等。

之后，配置寄存器CP0_STATUS，设置所使用的协处理器，中断以及cpu运行级别（核心级）。

配置gp寄存器，把GOT段的地址赋给gp寄存器。（gp寄存器的用处会在后面relocatecode的部分详细解释）

三、这时，开始执行lowlevel_init.S的lowlevel_init，主要目的是工作频率配置，比如cpu的主频、总线（AHB）、DDR工作频率等。
然后，调用cache.S的mips_cache_reset对cache进行初始化。接着调用cache.S的mips_cache_lock：这个调用的目的，起初让我不解，后来才知道，这时ddr ram并没有配置好，而如果直接调用c语言的函数必须完成栈的设置，而栈必定要在ram中。所以，只有先把一部分cache拿来当ram用。做法就是把一部分cache配置为栈的地址，锁定。这样，当读写栈的内存空间时，只会访问cache，而不会访问真的ram地址了。

这时，配置栈的地址，进行调用函数board_init_f（board.c）
进入函数board_init_f后，首先做一系列初始化：
timer_init 时钟初始化
env_init 环境变量初始化（取得环境变量存放的地址）
init_baudrate 串口速率
serial_init 串口初始化
console_init_f 配置控制台
display_banner 显示u-boot启动信息，版本号等
checkboard 执行board相关的操作。
init_func_ram 初始化内存，配置ddr controller
这一系列工作完成后，串口和内存都已经可以用了。然后，就要把内存进行划分，
在内存的最后一部分，留出u-boot代码大小的空间，准备把u-boot代码从flash搬移到这里然后，是堆的空间，malloc的内存就来自于这里。紧接着放两个全局数据结构bd_info、global_data和环境变量boot_params。最后，是栈的空间。

内存划分好，就准备进行relocate code了。

上次讲到，内存划分好，准备进行relocate code。
relocate code的意思是这样的。通常u-boot的执行代码肯定是在flash上（当调试的时候也可以放在ram上）。当启动起来以后，要把它从flash上搬移到ram里运行。这个工作就叫做relocate code。

但是，问题在于，flash上的地址和ram上的地址是不同的。当我们把代码从flash上搬移到ram上以后，当执行函数跳转时，代码里的函数地址还是flash上的地址，所以一跳就跳回去了。
这怎么办呢?
在u-boot里面用的是PIC（position-independent code）的方式解决这个问题。
简单介绍一下其原理。当你用PIC方式时，在用gcc编译时需加上 -fpic的选项。编译器会为你的可执行代码建立一个GOT(global offset table)的段。一个地址在GOT表中有一项，里面存放地址的信息，而在使用这个地址时，只要根据这个地址的编号（也可以叫做偏移量offset）找到表中相应的项目，就可以取得那个地址了。
而如果位置发生变化，只要对GOT表中的地址进行修改就可以了。
我们可以通过反汇编，看一个简单的函数调用例子：
lw t9,1088(gp)
jalr t9

这里，gp存放的就是GOT表的起始地址，而1088就是要调用函数的offset，也就是说GOT表的那个位置存放着它的地址。lw t9,1088(gp) 把函数地址放入t9， 然后调用就可以了。

知道了PIC的原理，解释u-boot relocate code的方法就简单了。
简单的说就把u-boot的执行代码直接从flash里copy到ram的相应区域。
然后，把GOT表中的地址都加上一个偏移量，这个偏移量就是flash里的地址与ram里的地址的差。
还有其他一些工作比如：设置新的栈指针，从flash代码里跳转到ram代码里等等。

之后，就进入board.c的board_init_r函数，在这个函数里初始化 malloc,flash,pci 以及外设（比如，网口），最后进入命令行或者直接启动Linuxkernel。
这样，u-boot的启动工作就完成了。