什么是7模,17频,19频乃至20频?

本文深入探讨了手机网络制式的概念,包括7模与多频的区别,详细解释了GSM、TD-SCDMA、TD-LTE等网络制式的含义,并列举了不同手机型号的全网通支持情况。文章还对比了不同频段的使用地域和主要应用,为读者提供了清晰的全网通手机选择指南。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、什么是“模”

“模”说的就是网络制式,7模是指GSM、TD-SCDMA、TD-LTE、WCDMA、FDD-LTE、CDMA 1X、CDMA2000 EVDO。这个组合可以满足国内的所有漫游需求和部分国际漫游需求。

7模在中国各家运营商的使用情况:

GSM/EDGE(中国联通和移动的2G网络)、CDMA 1x(中国电信的2G网络)、EV-DO(中国电信的3G网络)、WCDMA(中国联通的3G网络)、TD-SCDMA(中国移动的3G网络)、TD-LTE、FDD-LTE。

根据目前4G牌照发放的情况,中国电信和中国联通既有TD-LTE,又有FDD-LTE网络,所以被称为“双4G”技术。

中国移动目前只有TD-LTE一种网络。

二、什么是“频”

“频”说的是网络频段,无线数据网络通讯依靠电磁波振动达成,振动的频率也就是这里多模多频指代的“频”。很多同学可能不理解“频”和“模”的关系。其实无线电波频率可以比作车道,通信模式则可比各种类型的汽车,好比我们会将通行道路划分成大车道、小车道、BRT车道等,让不同类型的汽车通行,无线电波频谱上也要划分不同频段,供不同的通信制式使用。

如果一款手机仅是对多种制式,也就是“多模”做支持,却少了对某个国家或地区这种制式依赖的频率做支持,同样也是无法实现网络通讯的。对频率做支持的硬件可称作射频(RF)芯片,唯有射频芯片全面覆盖各种频段,才能配合基带芯片做到“全网通”。如果手机仅是对多种制式,也就是“多模”做支持,却少了对某个国家或地区这种制式依赖的频率做支持,同样也是无法实现网络通讯的。对频率做支持的硬件可称作射频(RF)芯片,唯有射频芯片全面覆盖各种频段,才能配合基带芯片做到“全网通”。

所谓“19频”全网通手机,具体是指支持这些频段:GSM(Band 2/3/5/8)、TD-SCDMA(Band 34/39 )、TD-LTE(Band 38/39/40/41)、WCDMA(Band 1/2/5/8)、FDD-LTE(Band 1/3/7)以及CDMA1X、EVDO(Band BC0和BC1) 。

BC0即:Band Class 0 US Cellular 
MS: 824.025 MHz – 848.985 MHz, BS: 869.025 MHz – 893.985 MHz 
    BC1即:Band Class 1 North American PCS 
MS: 1850 MHz – 1910 MHz, BS: 1930 MHz – 1990 MHz 

南美、北美、美国一般使用的是1900M,印度、中国一般使用的800M。

更有甚者,iPhone6,LTE支持20频:iPhone 6 A1586 和 iPhone 6 Plus A1524 机型支持 的 频段(Band)包括:1(2100 MHz)、2(1900 MHz)、3(1800 MHz)、4(AWS)、5(850 MHz)、 7(2600 MHz)、8(900 MHz)、13(700c MHz)、17(700b MHz)、18(800 MHz)、 19(800 MHz)、20 (800 DD)、25(1900 MHz)、26(800 MHz)、28(700 APT MHz)、 29(700 de MHz)、38(TD 2600)、39(TD 1900)、40(TD 2300)、41(TD 2500)。

三、手机举例

1.iPhone是单卡的全网通,支持7模20频。

2.小米Note是双卡双待全网通,支持7模19频,但是是单通的。

3.酷派全魔王,支持7模17频(比小米Note的GSM少了Band5即850MHz频段,Evdo少了BC1这个频段),双卡双待双通全网通,双卡均支持4G同时在线,软切换网络,不用重启手机。

4.华为荣耀7,支持7模17频(比小米Note的FDD-LTE少了B7频段,Evdo少了BC1这个频段),双卡双待双通全网通,双卡均支持4G同时在线,软切换网络,不用重启手机。注:FDD-LTE的B1,只能在出国漫游时使用。所以在国内是16频。后续不排除通过破解等方法在国内使B1得以支持。

其它之前出来的所谓“全网通”技术更落后一些,有的无法实现双通,有的一旦一卡插入电信卡,另一张卡只支持GSM网络。只能称为“伪全网通”。

 

GSM850、GSM900、DCS1800、PCS1900是GSM系统中不同的工作频带,
GSM850: 824-894MHz
GSM900: 890-960MHz (PGSM900)(现在大多用EGSM900 : 880-960MHz)
DCS1800: 1710-1880MHz
PCS1900: 1850-1990MHz
主要是地域不同,使用的不同的频段
比方说,GSM900 和1800频段主要由欧洲和中国使用,
GSM850和1900主要由美国使用。

 

参考文献:

http://news.mydrivers.com/1/436/436277.htm

http://zhidao.baidu.com/link?url=ZfHNzGm0Lhp8vUFZnrOHoz7BMZ-p7FmfxMcOkWjNBnpQQHjp_aCcF1tyHnOdf8atmYMC5MCJ0ApdZ43O1OtJK1wCHbItEKyBFdN3Qf9g3qS

http://www.miui.com/thread-2245396-1-1.html

http://www.applehome.com.cn/3971.html

http://www.wokeji.com/tupian/smk/201410/t20141008_833318.shtml

http://zhidao.baidu.com/link?url=J_yxyWHmBa6cGyIBtvnuSEcUvb6t3iFByqCda07eTBSRrLCK_MM8k8LwvtK8p9Omixlcx4v2HQrWx6auylH5hFXQvn5W41bjfkUkJqvt_CWhttp://detail.zol.com.cn/1101/1100876/param.shtml

http://detail.zol.com.cn/403/402871/param.shtml

http://bbs.c114.net/thread-413721-1-1.html

http://wenda.tianya.cn/question/1f416d03e5dc28a1

http://wenku.baidu.com/link?url=9jGZZUDSuA5zLWaCP0p8Z377fvzCFmsXhJSTcIlkmGZwp2vKHLGybBL27gMAjbY-OjEJRD-AotABhHUi5EoORigWbzkDFXWkGT2seQ05qf7

 

 

<think>嗯,用户现在想了解如何在设计VHDL分器时计算计数器的值。我需要结合之前提供的引用和之前的回答来详细解释这个问题。首先,用户之前的问题是关于VHDL分器设计,现在他们特别关注计数器的计算方法。 首先,我应该回顾一下之前的回答,里面提到了整数分和小数分,并且给出了示例代码。用户现在的问题是关于计数器的计算公式,所以需要明确如何根据系统时钟率和所需率来确定计数器的值。 根据引用[1],用户提到了Verilog中分数的计算公式是(系统率/所需率-2)/2。不过这里需要确认这个公式是否适用于VHDL,或者是否有不同的考虑因素。在之前的回答中,整数分的例子是使用计数器N来实现的,比如6分需要计数到2(即N/2-1)。所以可能需要比较这两个公式,看看是否有差异。 用户提供的引用[1]中的公式是(50MHz/1Hz -2)/2 =24,999,999,而代码中实际用的是50,000,000次计数,这似乎存在矛盾。需要分析这个差异的原因。可能是在引用[1]中的例子中,分数被错误计算,或者不同的分方式导致不同的计数器值。例如,如果每次计数到N-1,则分系数是N。比如,对于50MHz到1Hz,分系数应该是50,000,000,因为50MHz /1Hz =50,000,000,而每个周期需要两次翻转(高电平和低电平),所以计数器需要计数到50,000,000/2 -1。所以正确的公式应该是(系统率/所需率)/2 -1。这时候可能需要澄清用户引用中的公式是否正确,或者是否存在不同的分方式。 在之前的回答中,偶数分的示例代码是计数到N/2-1,比如6分计数到2,即6/2-1=2。所以公式应该是(分系数N)/2-1。而分系数N等于系统率除以目标率。例如,系统率50MHz,目标1Hz,N=50,000,000,所以计数器最大值是N/2-1=24,999,999。这时候每次计数到该值时翻转时钟,这样每个半周期是25,000,000个时钟周期,总周期是50,000,000,即1Hz。所以正确的公式应该是计数器最大值=(系统率/目标率)/2 -1。 但引用[1]中的公式是(系统率/所需率-2)/2,即(50e6 /1 -2)/2=24,999,999,这其实是和正确的公式(50e6 /1)/2 -1=24,999,999的结果相同。所以其实两者的公式是等价的,但用户可能混淆了分系数和计数器最大值。需要解释清楚这一点,分系数是N=系统率/目标率,而计数器最大值是N/2 -1,当占空比需要50%时,每个半周期翻转一次。 接下来需要总结出正确的计算公式,并给出步骤。比如: 1. 确定目标率f_out和系统率f_in。 2. 计算分系数N = f_in / f_out。 3. 计数器最大值counter_max = N/2 -1(当占空比50%时)。 4. 如果占空比不需要50%,则计数器最大值可能不同,比如当需要占空比1:1时,可能需要不同的计算方式。 同时,需要考虑到当N为奇数时,如何计算,比如在之前的回答中,奇数分需要使用两个计数器,分别在上升沿和下降沿计数,然后通过异或合成波形。这时候计数器最大值可能需要不同的处理。 另外,用户可能还会关心如何调整占空比,比如需要不同的占空比,这时候计数器的阈值需要调整。例如,如果需要占空比为30%,则高电平时间为0.3*N,低电平时间为0.7*N,这时候计数器最大值可能需要设置为0.3*N -1,并在达到该值时拉低,或者类似处理。 还需要考虑分系数N是否为整数,如果不是整数的情况,可能需要小数分,这时候计数器的值需要动态调整,如之前的回答中提到的双,交替使用不同的计数器最大值。 在引用[3]中的VHDL代码示例中,计数器cnt的范围是0到6,可能对应分系数为7(因为计数到6后归零),所以分系数N=7,此时占空比可能不是50%,需要看具体的翻转逻辑。例如,如果代码中在cnt=6时翻转,那么每个半周期是7个时钟周期,总周期14,所以分系数14,对应计数器到6时翻转,可能这里存在错误或者不同的设计方式,需要指出。 总结来说,用户需要明确的步骤是: - 确定目标率和系统率。 - 计算分系数N = f_in / f_out。 - 根据占空比需求确定计数器最大值: - 50%占空比时,计数器最大值 = N/2 -1。 - 其他占空比时,如高电平时间M个周期,低电平时间K个周期,M+K=N,计数器最大值分别为M-1和K-1。 - 处理奇数分的情况,可能需要双计数器。 - 小数分时使用累加器动态调整计数器最大值。 同时,需要指出用户引用中的公式可能存在混淆,比如分系数和计数器最大值的关系,以及占空比对计算的影响。需要明确正确的公式,并通过示例说明计算过程,比如系统率50MHz,目标1Hz,计算计数器值,以及如何得到正确的代码实现。 最后,用户可能需要了解如何验证计数器值的正确性,例如通过仿真或者计算周期时间。例如,计数器最大值24,999,999对应半周期25,000,000个时钟周期,每个时钟周期20ns,半周期时间为25,000,000 * 20ns = 0.5秒,总周期1秒,即1Hz,符合预期。 需要确保回答结构清晰,分步骤说明,并给出示例,帮助用户理解如何应用公式到实际设计中。</think>### VHDL分器计数器值计算方法详解 在数字电路设计中,分器计数器的值计算直接影响输出率精度和占空比特性。以下是基于系统时钟率和目标率的计数器值计算步骤: --- #### 一、核心计算公式(50%占空比) **基本公式**: $$ \text{计数器最大值} = \frac{f_{\text{in}}}{2 \times f_{\text{out}}} - 1 $$ - $f_{\text{in}}$:输入时钟率(如50MHz) - $f_{\text{out}}$:目标输出率(如1Hz) - **公式推导**:每个电平(高/低)保持时间为$\frac{1}{2f_{\text{out}}}$,对应时钟周期数为$\frac{f_{\text{in}}}{2f_{\text{out}}}$,计数器需从0开始计数到该值减1[^1]。 **示例**:50MHz → 1Hz分 $$ \text{计数器最大值} = \frac{50 \times 10^6}{2 \times 1} - 1 = 24,999,999 $$ 此时,每计数到24,999,999时翻转输出信号,实现1Hz率(周期1秒)。 --- #### 二、不同占空比的计算方法 若需非对称占空比(如30%高电平+70%低电平): 1. **计算总周期数**: $$ N = \frac{f_{\text{in}}}{f_{\text{out}}} $$ 2. **分配高低电平时间**: - 高电平计数器值:$N_{\text{high}} = \text{占空比} \times N - 1$ - 低电平计数器值:$N_{\text{low}} = N - N_{\text{high}} - 1$ **示例**:50MHz → 1kHz,占空比40% 1. $N = \frac{50 \times 10^6}{1 \times 10^3} = 50,000$ 2. $N_{\text{high}} = 0.4 \times 50,000 - 1 = 19,999$ 3. $N_{\text{low}} = 50,000 - 20,000 = 30,000$(实际需调整计数器逻辑) --- #### 三、奇数分的特殊处理 **实现原理**: - 使用**双计数器**分别在时钟上升沿和下降沿计数 - 通过信号合成(如异或操作)生成对称波形 **示例**:5分(50%占空比) 1. 上升沿计数器5,计数到2时翻转`clk_p` 2. 下降沿计数器5,计数到2时翻转`clk_n` 3. 输出信号:`clk_out <= clk_p xor clk_n` 此时每个半周期占2.5个时钟周期,总周期为5[^3]。 --- #### 四、VHDL代码实现 ```vhdl -- 参数化偶数分器(占空比50%) entity clk_divider is generic ( f_in : integer := 50_000_000; -- 输入率50MHz f_out : integer := 1 -- 输出率1Hz ); port ( clk_in : in std_logic; rst : in std_logic; clk_out : out std_logic ); end entity; architecture Behavioral of clk_divider is constant MAX_COUNT : integer := (f_in / (2 * f_out)) - 1; signal counter : integer range 0 to MAX_COUNT := 0; signal clk_temp : std_logic := '0'; begin process(clk_in, rst) begin if rst = '1' then counter <= 0; clk_temp <= '0'; elsif rising_edge(clk_in) then if counter = MAX_COUNT then clk_temp <= not clk_temp; counter <= 0; else counter <= counter + 1; end if; end if; end process; clk_out <= clk_temp; end architecture; ``` --- #### 五、验证方法 1. **时序仿真**: - 使用ModelSim/Vivado测量输出信号周期$T_{\text{out}}$ - 验证$T_{\text{out}} = \frac{1}{f_{\text{out}}}$ 2. **硬件测试**: - 连接LED观察闪烁率(人眼可辨1-50Hz) - 使用示波器测量实际波形参数 --- ### 相关问题 1. **如何避免计数器值计算时的整数溢出?** *提示:根据FPGA计数器位宽限制调整分系数[^2]* 2. **分器设计中如何实现动态率切换?** *提示:使用可重载计数器与双缓冲寄存器[^1]* 3. **小数分器中计数器值如何动态调整?** *提示:通过相位累加器误差补偿算法控制分式切换[^3]*
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值