【LVL1_6_c】【思考】X86 c语言结构体数据对齐的规则

最新推荐文章于 2019-09-18 21:38:29 发布
转载 最新推荐文章于 2019-09-18 21:38:29 发布 · 781 阅读 · 0

本文详细介绍了X86架构下C语言中结构体数据对齐的基本规则，包括数据成员对齐、结构体成员对齐以及结构体总大小的对齐要求。了解这些规则有助于更高效地进行内存管理。
数据对齐和CPU结构相关，其有利于CPU减少对内存的操作次数，提高存取效率。


写程序的时候，不需要考虑对齐问题,编译器会替我们选择适合目标平台的对齐策略




X86 CPU下C语言结构体的数据对齐规则：


规则1
数据成员对齐规则：结构（struct或联合union）的数据成员，第一个数据成员放在offset为0的地方，以后每个数据成员存储的起始位置要从该成员大小的整数倍开始（比如int在32位机为４字节，则要从4的整数倍地址开始存储）。




规则2
结构体作为成员：如果一个结构里有某些结构体成员，则结构体成员要从其内部最大元素大小的整数倍地址开始存储。（struct a里存有struct b，b里有char，int，double等元素，那b应该从8的整数倍开始存储。）






规则3
收尾工作：结构体的总大小，也就是sizeof的结果，必须是其内部最大成员的整数倍，不足的要补齐。



lvl_1_be_exercises
03-25
"lvl_1_be_exercises"这个标题可能指的是一个初级后端工程师的练习集，它可能是为了帮助初学者掌握JavaScript在后端开发中的应用而设计的一系列练习题目。描述中的内容与标题相同，暗示着这是一组针对初级水平的...
cs_lvl4_project：基于ECG数据的检测心律失常的机器学习模型-可解释性
02-16
该项目聚焦于利用心电图（ECG）数据构建一个能够检测心律失常的机器学习模型，并强调模型的可解释性。在医疗领域，尤其是在心脏病学中，对模型的解释能力至关重要，因为这有助于医生理解预测结果并做出临床决策。在...
C x86 内存对齐 结构体大小计算
Bryan_QAQ的博客
09-18 851
C x86 内存对齐 结构体大小计算 内存对齐：本质是牺牲空间，换取时间。 一、计算方法 ①取pack(n)的值(n=1,2,4,8…),取结构体中基本类型最大值为m,两者取小者作为外对齐的数值Y，Y=(m<n?m:n)； ②将每一个结构体成员的大小与Y比较，取小者作为内对齐的数值Ni； ③内对齐，即从地址能被Ni整除的地方开始存放数据。(设起始地址为0)； ④外对齐，依据Y的值(Y的最小整...
《问题？》关于80X86中的几个字节对齐
Six_666A的博客
06-09 722
一、GDT的基地址应该进行内存8字节对齐，以得到最佳处理器性能。二、保存GDTR、IDTR寄存器内容的时候，48位的“伪描述符”应该存放在一个奇字地址处。然而，当保存LDTR或者任务寄存器的时候，伪描述符应该存放在双字节对齐处。...
结构体对齐的重要性
dreamtale90的博客
07-04 2615
  最近在工作中被结构体对齐问题坑了一天的时间，郁闷的不行不行，特别记录下来，以供大家参考。    事情是这样的，因业务需要增加了一个结构体，里面用到了信号量，当时写完联调的时候只测试了windows平台，因为win32/linux代码几乎一样，就没测试linux平台，可后来linux平台居然出现了莫名其妙的问题。 好了，我先将简化后的代码整理如下： #include <stdio.h&gt...
C编译器编译结构体时的对齐原则
hnyzyty的专栏
01-12 863
1.结构体的大小，必须是结构体中最宽成员的大小的整数倍； 2.成员的地址相对与结构体首地址的偏移量，必须是该成员宽度的整数倍。 上述的宽度，单位是字节。 例如： class A {         int a;         short b;         int c;         char d; }; class B {         do
关于结构体的内存对齐
华清远见 | 程序员的学习天堂
04-28 1099
作者：冯利美,华清远见嵌入式培训中心讲师。 内存是以字节为单位编号，但一些硬件平台对某些特定类型的数据只能从某些特定地址开始，比如从偶地址开始。若不按照适合其平台的要求对数据存放进行对齐，会影响到效率。因此，在内存中，各类型的数据是按照一定的规则在内存中存放的，这就是本文要研究的对齐问题。 本文以gcc version 4.4.5，32位x86环境为例，来分析结构体中各成员如何进行对齐。 我
typedef enum { WARN_LVL_NONE, // close signal remind WARN_LVL_ALARM, WARN_LVL_CHANGE, WARN_LVL_REMIND, WARN_LVL_CHECK, WARN_LVL_SERIOUS, WARN_LVL_MAX, } WARN_LEVEL_E; 讲一下这个结构体
最新发布
11-09
你提供的代码并不是“结构体”，而是一个 **C 语言中的枚举类型（enumeration）**，使用 `typedef enum` 定义了一个名为 `WARN_LEVEL_E` 的新类型。这个枚举用于表示**警告级别（Warning Level）**，常用于系统、...
C语言项目 lvl_1_get_next_line 最新进展与更新
标题 "lvl_1_get_next_line：42个里斯本项目" 指向一个名为 "get_next_line" 的项目，该项目是C语言编程的一部分。从标题中可以推测，该项目可能与文件处理、文本读取、缓冲区管理或类似的系统编程任务有关。在这里...
/* * Copyright (c) HiSilicon (Shanghai) Technologies Co., Ltd. 2022-2022. All rights reserved. * Description: hsan pinctrl driver. * Author : hsan * Create : 2022-03-10 * History: Init. */ #include <linux/io.h> #include <linux/module.h> #include <linux/of_device.h> #include <linux/platform_device.h> #include <linux/pinctrl/pinctrl.h> #include <linux/pinctrl/pinconf-generic.h> #include "hi_types.h" #include "hi_pinctrl_1.0.h" #define LVL1_0 0x40 #define LVL1_1 0x44 #define LVL1_2 0x48 #define LVL2_0 0x4c #define LVL2_1 0x50 #define LVL2_2 0x54 #define LVL3_0 0x58 #define LVL3_1 0x5c #define LVL3_2 0x60 #define LVL4_0 0x64 #define LVL4_1 0x68 #define LVL4_2 0x6c #define LVL5_0 0x70 #define LVL5_1 0x74 #define LVL5_2 0x78 union hi_pin_cfg_reg_emei { uint32_t value; struct { uint32_t pu : 1; /* pull up */ uint32_t pd : 1; /* pull down */ uint32_t ds : 3; uint32_t sten : 1; /* Schmitt trigger enable */ uint32_t pocfgb : 1; /* power on configuration bit */ uint32_t ien : 1; /* input enable */ uint32_t in : 1; /* input value */ uint32_t oen : 1; /* output enable */ uint32_t out : 1; /* output value */ uint32_t rsv0 : 21; } bits; }; hi_peri_pindata(0, 0x000, LVL1_0, 0, hi_func_name(gpio), LVL2_0, 0, hi_func_name(pwm), /* io_vdd18_pwm_sel */ LVL3_0, 0, hi_func_name(null), LVL4_0, 0, hi_func_name(null), LVL5_0, 0, hi_func_name(null)); hi_peri_pindata(1, 0x004, LVL1_0, 1, hi_func_name(gpio), LVL2_0, 1, hi_func_name(pwm), /* io_vdd19_pwm_sel */ LVL3_0, 1, hi_func_name(null), LVL4_0, 1, hi_func_name(null), LVL5_0, 1, hi_func_name(null)); hi_peri_pindata(2, 0x008, LVL1_0, 2, hi_func_name(gpio), LVL2_0, 2, hi_func_name(rgmii0), /* RGMII_TX3 */ LVL3_0, 2, hi_func_name(eth_act_led0), /* UNI LED_ETH0_ACT0 */ LVL4_0, 2, hi_func_name(phy_clk), /* GEPHY_REF_CLK */ LVL5_0, 2, hi_func_name(null)); hi_peri_pindata(3, 0x00c, LVL1_0, 3, hi_func_name(gpio), LVL2_0, 3, hi_func_name(rgmii0), /* RGMII_TX2 */ LVL3_0, 3, hi_func_name(eth_act_led1), /* UNI LED_ETH0_ACT1 */ LVL4_0, 3, hi_func_name(null), LVL5_0, 3, hi_func_name(null)); hi_peri_pindata(4, 0x010, LVL1_0, 4, hi_func_name(gpio), LVL2_0, 4, hi_func_name(rgmii0), /* RGMII_TX1 */ LVL3_0, 4, hi_func_name(eth_act_led2), /* UNI LED_ETH0_ACT2 */ LVL4_0, 4, hi_func_name(null), /* DG1_PFO_N */ LVL5_0, 4, hi_func_name(null)); hi_peri_pindata(5, 0x014, LVL1_0, 5, hi_func_name(gpio), LVL2_0, 5, hi_func_name(rgmii0), /* RGMII_TX0 */ LVL3_0, 5, hi_func_name(eth_act_led3), /* UNI LED_ETH0_ACT3 */ LVL4_0, 5, hi_func_name(clk_test), /* FUN_TEST_CLK */ LVL5_0, 5, hi_func_name(null)); hi_peri_pindata(6, 0x018, LVL1_0, 6, hi_func_name(gpio), LVL2_0, 6, hi_func_name(rgmii0), /* RGMII_TX_CLK */ LVL3_0, 6, hi_func_name(eth_link_led0), /* UNI LED_ETH0_LINK0 */ LVL4_0, 6, hi_func_name(null), /* EXT0_SEROUT */ LVL5_0, 6, hi_func_name(null)); hi_peri_pindata(7, 0x01c, LVL1_0, 7, hi_func_name(gpio), LVL2_0, 7, hi_func_name(rgmii0), /* RGMII_TX_EN */ LVL3_0, 7, hi_func_name(eth_link_led1), /* UNI LED_ETH0_LINK1 */ LVL4_0, 7, hi_func_name(null), /* EXT0_SERIN */ LVL5_0, 7, hi_func_name(null)); hi_peri_pindata(8, 0x020, LVL1_0, 8, hi_func_name(gpio), LVL2_0, 8, hi_func_name(rgmii0), /* RGMII_RX_CLK */ LVL3_0, 8, hi_func_name(eth_link_led2), /* UNI LED_ETH0_LINK2 */ LVL4_0, 8, hi_func_name(null), /* EXT0_LOAD */ LVL5_0, 8, hi_func_name(null)); hi_peri_pindata(9, 0x024, LVL1_0, 9, hi_func_name(gpio), LVL2_0, 9, hi_func_name(rgmii0), /* RGMII_RX_DV */ LVL3_0, 9, hi_func_name(eth_link_led3), /* UNI LED_ETH0_LINK3 */ LVL4_0, 9, hi_func_name(null), /* EXT0_SRCLK */ LVL5_0, 9, hi_func_name(null)); hi_peri_pindata(10, 0x028, LVL1_0, 10, hi_func_name(gpio), LVL2_0, 10, hi_func_name(rgmii0), /* RGMII_RX0 */ LVL3_0, 10, hi_func_name(nni_act_led0), /* LED_NNI_GE_ACT0 */ LVL4_0, 10, hi_func_name(usb1), /* USB1_OVRCUR */ LVL5_0, 10, hi_func_name(null)); hi_peri_pindata(11, 0x02c, LVL1_0, 11, hi_func_name(gpio), LVL2_0, 11, hi_func_name(rgmii0), /* RGMII_RX1 */ LVL3_0, 11, hi_func_name(nni_link_led0), /* LED_NNI_GE_LINK0 */ LVL4_0, 11, hi_func_name(usb1), /* USB1_PWREN */ LVL5_0, 11, hi_func_name(null)); hi_peri_pindata(12, 0x030, LVL1_0, 12, hi_func_name(gpio), LVL2_0, 12, hi_func_name(rgmii0), /* RGMII_RX2 */ LVL3_0, 12, hi_func_name(wifi), /* WIFI0_CLK_REQ_N */ LVL4_0, 12, hi_func_name(null), /* UNI LED_ETH0_LINK0 */ LVL5_0, 12, hi_func_name(null)); hi_peri_pindata(13, 0x034, LVL1_0, 13, hi_func_name(gpio), LVL2_0, 13, hi_func_name(rgmii0), /* RGMII_RX3 */ LVL3_0, 13, hi_func_name(wifi), /* WIFI1_CLK_REQ_N */ LVL4_0, 13, hi_func_name(null), /* UNI LED_ETH0_LINK0 */ LVL5_0, 13, hi_func_name(null)); hi_peri_pindata(14, 0x038, LVL1_0, 14, hi_func_name(gpio), LVL2_0, 14, hi_func_name(uart1), /* UART1_SIN */ LVL3_0, 14, hi_func_name(null), LVL4_0, 14, hi_func_name(null), /* UNI LED_ETH0_LINK0 */ LVL5_0, 14, hi_func_name(null)); hi_peri_pindata(15, 0x03c, LVL1_0, 15, hi_func_name(gpio), LVL2_0, 15, hi_func_name(uart1), /* UART1_SOUT */ LVL3_0, 15, hi_func_name(null), LVL4_0, 15, hi_func_name(null), /* RGMII_TX3 */ LVL5_0, 15, hi_func_name(null)); hi_peri_pindata(16, 0x040, LVL1_0, 16, hi_func_name(gpio), LVL2_0, 16, hi_func_name(i2c0), /* I2C0_M_SCL */ LVL3_0, 16, hi_func_name(null), LVL4_0, 16, hi_func_name(null), LVL5_0, 16, hi_func_name(null)); hi_peri_pindata(17, 0x044, LVL1_0, 17, hi_func_name(gpio), LVL2_0, 17, hi_func_name(i2c0), /* I2C0_M_SDA */ LVL3_0, 17, hi_func_name(null), LVL4_0, 17, hi_func_name(null), LVL5_0, 17, hi_func_name(null)); hi_peri_pindata(18, 0x048, LVL1_0, 18, hi_func_name(pon_tx_en_off), LVL2_0, 18, hi_func_name(pon_tx_en), /* TX_EN */ LVL3_0, 18, hi_func_name(null), LVL4_0, 18, hi_func_name(null), LVL5_0, 18, hi_func_name(null)); hi_peri_pindata(19, 0x04c, LVL1_0, 19, hi_func_name(gpio), LVL2_0, 19, hi_func_name(pon_tx_dis), /* TX_EN_INV */ LVL3_0, 19, hi_func_name(null), LVL4_0, 19, hi_func_name(null), LVL5_0, 19, hi_func_name(null)); hi_peri_pindata(20, 0x050, LVL1_0, 20, hi_func_name(gpio), LVL2_0, 20, hi_func_name(pon), /* OTDR_TRIGGER */ LVL3_0, 20, hi_func_name(null), LVL4_0, 20, hi_func_name(null), LVL5_0, 20, hi_func_name(null)); hi_peri_pindata(21, 0x054, LVL1_0, 21, hi_func_name(gpio), LVL2_0, 21, hi_func_name(pon_sd), /* RX_LOS */ LVL3_0, 21, hi_func_name(null), LVL4_0, 21, hi_func_name(null), LVL5_0, 21, hi_func_name(null)); hi_peri_pindata(22, 0x058, LVL1_0, 22, hi_func_name(gpio), LVL2_0, 22, hi_func_name(pon_sd), /* TX_SD */ LVL3_0, 22, hi_func_name(null), LVL4_0, 22, hi_func_name(null), /* i2c1_m_scl */ LVL5_0, 22, hi_func_name(null)); hi_peri_pindata(23, 0x05c, LVL1_0, 23, hi_func_name(jtag_gpio23), LVL2_0, 23, hi_func_name(null), /* null */ LVL3_0, 23, hi_func_name(null), LVL4_0, 23, hi_func_name(null), /* i2c1_m_sda */ LVL5_0, 23, hi_func_name(null)); hi_peri_pindata(24, 0x060, LVL1_0, 24, hi_func_name(jtag_gpio24), LVL2_0, 24, hi_func_name(uart0), /* UART0_SIN */ LVL3_0, 24, hi_func_name(null), LVL4_0, 24, hi_func_name(mdio_debug), /* DEBUG_GEPHY_MDIO */ LVL5_0, 24, hi_func_name(null)); hi_peri_pindata(25, 0x064, LVL1_0, 25, hi_func_name(jtag_gpio25), LVL2_0, 25, hi_func_name(uart0), /* UART0_SOUT */ LVL3_0, 25, hi_func_name(null), LVL4_0, 25, hi_func_name(mdio_debug), /* DEBUG_GEPHY_MDC */ LVL5_0, 25, hi_func_name(null)); hi_peri_pindata(26, 0x068, LVL1_0, 26, hi_func_name(jtag_gpio26), LVL2_0, 26, hi_func_name(uart0), /* UART0_RTS */ LVL3_0, 26, hi_func_name(null), LVL4_0, 26, hi_func_name(nni_act_led1), /* LED_NNI_GE_ACT1 */ LVL5_0, 26, hi_func_name(null)); hi_peri_pindata(27, 0x06c, LVL1_0, 27, hi_func_name(jtag_gpio27), LVL2_0, 27, hi_func_name(uart0), /* UART0_CTS */ LVL3_0, 27, hi_func_name(spi1), /* SPI1_CS1 */ LVL4_0, 27, hi_func_name(nni_link_led1), /* LED_NNI_GE_LINK1 */ LVL5_0, 27, hi_func_name(null)); hi_peri_pindata(28, 0x070, LVL1_0, 28, hi_func_name(gpio), LVL2_0, 28, hi_func_name(nfc), /* nand_flash NFC_IO0 */ LVL3_0, 28, hi_func_name(spi1), /* SPI1_CS0 */ LVL4_0, 28, hi_func_name(null), LVL5_0, 28, hi_func_name(null)); hi_peri_pindata(29, 0x074, LVL1_0, 29, hi_func_name(gpio), LVL2_0, 29, hi_func_name(nfc), /* nand_flash NFC_IO1 */ LVL3_0, 29, hi_func_name(spi1), /* SPI1_RXD */ LVL4_0, 29, hi_func_name(null), LVL5_0, 29, hi_func_name(null)); hi_peri_pindata(30, 0x078, LVL1_0, 30, hi_func_name(gpio), LVL2_0, 30, hi_func_name(nfc), /* nand_flash NFC_IO2 */ LVL3_0, 30, hi_func_name(spi1), /* SPI1_TXD */ LVL4_0, 30, hi_func_name(null), LVL5_0, 30, hi_func_name(null)); hi_peri_pindata(31, 0x07c, LVL1_0, 31, hi_func_name(gpio), LVL2_0, 31, hi_func_name(nfc), /* nand_flash NFC_IO3 */ LVL3_0, 31, hi_func_name(spi1), /* SPI1_CLK */ LVL4_0, 31, hi_func_name(null), LVL5_0, 31, hi_func_name(null)); hi_peri_pindata(32, 0x080, LVL1_1, 0, hi_func_name(gpio), LVL2_1, 0, hi_func_name(nfc), /* nand_flash NFC_IO4 */ LVL3_1, 0, hi_func_name(pcm1), /* PCM1_CLK */ LVL4_1, 0, hi_func_name(null), /* hw_dout1 */ LVL5_1, 0, hi_func_name(null)); hi_peri_pindata(33, 0x084, LVL1_1, 1, hi_func_name(gpio), LVL2_1, 1, hi_func_name(nfc), /* nand_flash NFC_IO5 */ LVL3_1, 1, hi_func_name(pcm1), /* PCM1_DIN */ LVL4_1, 1, hi_func_name(null), LVL5_1, 1, hi_func_name(null)); hi_peri_pindata(34, 0x088, LVL1_1, 2, hi_func_name(gpio), LVL2_1, 2, hi_func_name(nfc), /* nand_flash NFC_IO6 */ LVL3_1, 2, hi_func_name(pcm1), /* PCM1_DOUT */ LVL4_1, 2, hi_func_name(null), LVL5_1, 2, hi_func_name(null)); hi_peri_pindata(35, 0x08c, LVL1_1, 3, hi_func_name(gpio), LVL2_1, 3, hi_func_name(nfc), /* nand_flash NFC_IO7 */ LVL3_1, 3, hi_func_name(pcm1), /* PCM1_SYNC */ LVL4_1, 3, hi_func_name(null), LVL5_1, 3, hi_func_name(null)); hi_peri_pindata(36, 0x090, LVL1_1, 4, hi_func_name(gpio), LVL2_1, 4, hi_func_name(nfc), /* nand_flash NFC_R_BN */ LVL3_1, 4, hi_func_name(sfc), /* SFC_CS0 */ LVL4_1, 4, hi_func_name(null), LVL5_1, 4, hi_func_name(null)); hi_peri_pindata(37, 0x094, LVL1_1, 5, hi_func_name(gpio), LVL2_1, 5, hi_func_name(nfc), /* nand_flash NFC_REN */ LVL3_1, 5, hi_func_name(sfc), /* SFC_RXD */ LVL4_1, 5, hi_func_name(null), LVL5_1, 5, hi_func_name(null)); hi_peri_pindata(38, 0x098, LVL1_1, 6, hi_func_name(gpio), LVL2_1, 6, hi_func_name(nfc), /* nand_flash NFC_CEN */ LVL3_1, 6, hi_func_name(sfc), /* SFC_CS_1 */ LVL4_1, 6, hi_func_name(null), LVL5_1, 6, hi_func_name(null)); hi_peri_pindata(39, 0x09c, LVL1_1, 7, hi_func_name(gpio), LVL2_1, 7, hi_func_name(nfc), /* nand_flash NFC_CLE */ LVL3_1, 7, hi_func_name(sfc), /* SFC_TXD */ LVL4_1, 7, hi_func_name(null), LVL5_1, 7, hi_func_name(null)); hi_peri_pindata(40, 0x0A0, LVL1_1, 8, hi_func_name(gpio), LVL2_1, 8, hi_func_name(nfc), /* nand_flash NFC_ALE */ LVL3_1, 8, hi_func_name(sfc), /* SFC_CLK */ LVL4_1, 8, hi_func_name(null), LVL5_1, 8, hi_func_name(null)); hi_peri_pindata(41, 0x0A4, LVL1_1, 9, hi_func_name(gpio), LVL2_1, 9, hi_func_name(nfc), /* nand_flash NFC_WEN */ LVL3_1, 9, hi_func_name(sfc), /* SFC_HOLD */ LVL4_1, 9, hi_func_name(null), LVL5_1, 9, hi_func_name(null)); hi_peri_pindata(42, 0x0A8, LVL1_1, 10, hi_func_name(gpio), LVL2_1, 10, hi_func_name(nfc), /* nand_flash NFC_WPN */ LVL3_1, 10, hi_func_name(sfc), /* SFC_WP */ LVL4_1, 10, hi_func_name(null), LVL5_1, 10, hi_func_name(null)); hi_peri_pindata(43, 0x0AC, LVL1_1, 11, hi_func_name(gpio), LVL2_1, 11, hi_func_name(sd), /* SD_CLK */ LVL3_1, 11, hi_func_name(pcm0), /* PCM0_CLK */ LVL4_1, 11, hi_func_name(null), LVL5_1, 11, hi_func_name(null)); hi_peri_pindata(44, 0x0B0, LVL1_1, 12, hi_func_name(gpio), LVL2_1, 12, hi_func_name(sd), /* SD_CMD */ LVL3_1, 12, hi_func_name(pcm0), /* PCM0_DIN */ LVL4_1, 12, hi_func_name(null), LVL5_1, 12, hi_func_name(null)); hi_peri_pindata(45, 0x0B4, LVL1_1, 13, hi_func_name(gpio), LVL2_1, 13, hi_func_name(sd), /* SD_DATA0 */ LVL3_1, 13, hi_func_name(pcm0), /* PCM0_DOUT */ LVL4_1, 13, hi_func_name(null), LVL5_1, 13, hi_func_name(null)); hi_peri_pindata(46, 0x0B8, LVL1_1, 14, hi_func_name(gpio), LVL2_1, 14, hi_func_name(sd), /* SD_DATA1 */ LVL3_1, 14, hi_func_name(pcm0), /* PCM0_SYNC */ LVL4_1, 14, hi_func_name(null), LVL5_1, 14, hi_func_name(null)); hi_peri_pindata(47, 0x0BC, LVL1_1, 15, hi_func_name(gpio), LVL2_1, 15, hi_func_name(sd), /* SD_DATA2 */ LVL3_1, 15, hi_func_name(spi0), /* SPI0_CS1 */ LVL4_1, 15, hi_func_name(null), LVL5_1, 15, hi_func_name(usb0)); /* USB0_OVRCUR */ hi_peri_pindata(48, 0x0C0, LVL1_1, 16, hi_func_name(gpio), LVL2_1, 16, hi_func_name(sd), /* SD_DATA3 */ LVL3_1, 16, hi_func_name(spi0), /* SPI0_CS0 */ LVL4_1, 16, hi_func_name(null), LVL5_1, 16, hi_func_name(usb0)); /* USB0_PWREN */ hi_peri_pindata(49, 0x0C4, LVL1_1, 17, hi_func_name(gpio), LVL2_1, 17, hi_func_name(sd), /* SD_PWREN */ LVL3_1, 17, hi_func_name(spi0), /* SPI0_RXD */ LVL4_1, 17, hi_func_name(mdio1), /* gephy_mdio_sel */ LVL5_1, 17, hi_func_name(null)); hi_peri_pindata(50, 0x0C8, LVL1_1, 18, hi_func_name(gpio), LVL2_1, 18, hi_func_name(sd), /* SD_PRSNT_N */ LVL3_1, 18, hi_func_name(spi0), /* SPI0_TXD */ LVL4_1, 18, hi_func_name(mdio1), /* gephy_mdio_sel */ LVL5_1, 18, hi_func_name(null)); hi_peri_pindata(51, 0x0CC, LVL1_1, 19, hi_func_name(gpio), LVL2_1, 19, hi_func_name(sd), /* SD_WR_PRT */ LVL3_1, 19, hi_func_name(spi0), /* SPI0_CLK */ LVL4_1, 19, hi_func_name(null), LVL5_1, 19, hi_func_name(null)); /* groups */ hi_pinctrl_groups(pwm); hi_pinctrl_groups(rgmii0); hi_pinctrl_groups(eth_act_led0); hi_pinctrl_groups(eth_act_led1); hi_pinctrl_groups(eth_act_led2); hi_pinctrl_groups(eth_act_led3); hi_pinctrl_groups(eth_link_led0); hi_pinctrl_groups(eth_link_led1); hi_pinctrl_groups(eth_link_led2); hi_pinctrl_groups(eth_link_led3); hi_pinctrl_groups(phy_clk); hi_pinctrl_groups(clk_test); hi_pinctrl_groups(usb1); hi_pinctrl_groups(wifi); hi_pinctrl_groups(uart1); hi_pinctrl_groups(pon_sd); hi_pinctrl_groups(i2c0); hi_pinctrl_groups(pon_tx_dis); hi_pinctrl_groups(pon_tx_en); hi_pinctrl_groups(pon_tx_en_off); hi_pinctrl_groups(uart0); hi_pinctrl_groups(mdio_debug); hi_pinctrl_groups(nni_act_led0); hi_pinctrl_groups(nni_act_led1); hi_pinctrl_groups(nni_link_led0); hi_pinctrl_groups(nni_link_led1); hi_pinctrl_groups(spi1); hi_pinctrl_groups(nfc); hi_pinctrl_groups(pcm1); hi_pinctrl_groups(sfc); hi_pinctrl_groups(sd); hi_pinctrl_groups(pcm0); hi_pinctrl_groups(spi0); hi_pinctrl_groups(usb0); hi_pinctrl_groups(mdio1); hi_pinctrl_groups(jtag_gpio23); hi_pinctrl_groups(jtag_gpio24); hi_pinctrl_groups(jtag_gpio25); hi_pinctrl_groups(jtag_gpio26); hi_pinctrl_groups(jtag_gpio27); /* pwm */ static const uint32_t pwm_pins[] = {0, 1}; /* rgmii */ static const uint32_t rgmii0_pins[] = {2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13}; /* uni_led0 */ static const uint32_t eth_act_led0_pins[] = {2}; static const uint32_t eth_act_led1_pins[] = {3}; static const uint32_t eth_act_led2_pins[] = {4}; static const uint32_t eth_act_led3_pins[] = {5}; static const uint32_t eth_link_led0_pins[] = {6}; static const uint32_t eth_link_led1_pins[] = {7}; static const uint32_t eth_link_led2_pins[] = {8}; static const uint32_t eth_link_led3_pins[] = {9}; /* phy_clk */ static const uint32_t phy_clk_pins[] = {2}; /* clk_test */ static const uint32_t clk_test_pins[] = {5}; /* nni_led0 */ static const uint32_t nni_act_led0_pins[] = {10}; static const uint32_t nni_act_led1_pins[] = {26}; static const uint32_t nni_link_led0_pins[] = {11}; static const uint32_t nni_link_led1_pins[] = {27}; /* usb1 */ static const uint32_t usb1_pins[] = {10, 11}; /* wifi */ static const uint32_t wifi_pins[] = {12, 13}; /* uart1 */ static const uint32_t uart1_pins[] = {14, 15}; /* i2c0 */ static const uint32_t i2c0_pins[] = {16, 17}; /* pon_sd */ static const uint32_t pon_sd_pins[] = {21, 22}; /* pon_tx_dis */ static const uint32_t pon_tx_dis_pins[] = {19}; /* pon_tx_en */ static const uint32_t pon_tx_en_pins[] = {18}; /* pon_tx_en_off */ static const uint32_t pon_tx_en_off_pins[] = {18}; /* uart0 */ static const uint32_t uart0_pins[] = {24, 25, 26, 27}; /* mdio_debug */ static const uint32_t mdio_debug_pins[] = {24, 25}; /* spi1 */ static const uint32_t spi1_pins[] = {27, 28, 29, 30, 31}; /* nfc */ static const uint32_t nfc_pins[] = {28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42}; /* pcm1 */ static const uint32_t pcm1_pins[] = {32, 33, 34, 35}; /* sfc */ static const uint32_t sfc_pins[] = {36, 37, 38, 39, 40, 41, 42}; /* sd */ static const uint32_t sd_pins[] = {43, 44, 45, 46, 47, 48, 49, 50, 51}; /* pcm0 */ static const uint32_t pcm0_pins[] = {43, 44, 45, 46}; /* spi0 */ static const uint32_t spi0_pins[] = {47, 48, 49, 50, 51}; /* usb0 */ static const uint32_t usb0_pins[] = {47, 48}; /* mdio1 */ static const uint32_t mdio1_pins[] = {49, 50}; static const uint32_t jtag_gpio23_pins[] = {23}; static const uint32_t jtag_gpio24_pins[] = {24}; static const uint32_t jtag_gpio25_pins[] = {25}; static const uint32_t jtag_gpio26_pins[] = {26}; static const uint32_t jtag_gpio27_pins[] = {27}; static struct pinctrl_pin_desc g_peri_pins[] = { hi_pin(0), hi_pin(1), hi_pin(2), hi_pin(3), hi_pin(4), hi_pin(5), hi_pin(6), hi_pin(7), hi_pin(8), hi_pin(9), hi_pin(10), hi_pin(11), hi_pin(12), hi_pin(13), hi_pin(14), hi_pin(15), hi_pin(16), hi_pin(17), hi_pin(18), hi_pin(19), hi_pin(20), hi_pin(21), hi_pin(22), hi_pin(23), hi_pin(24), hi_pin(25), hi_pin(26), hi_pin(27), hi_pin(28), hi_pin(29), hi_pin(30), hi_pin(31), hi_pin(32), hi_pin(33), hi_pin(34), hi_pin(35), hi_pin(36), hi_pin(37), hi_pin(38), hi_pin(39), hi_pin(40), hi_pin(41), hi_pin(42), hi_pin(43), hi_pin(44), hi_pin(45), hi_pin(46), hi_pin(47), hi_pin(48), hi_pin(49), hi_pin(50), hi_pin(51), }; static const struct hi_pmux_func g_peri_functions[] = { hi_pinctrl_pmux_func(pwm), hi_pinctrl_pmux_func(rgmii0), hi_pinctrl_pmux_func(eth_act_led0), hi_pinctrl_pmux_func(eth_act_led1), hi_pinctrl_pmux_func(eth_act_led2), hi_pinctrl_pmux_func(eth_act_led3), hi_pinctrl_pmux_func(eth_link_led0), hi_pinctrl_pmux_func(eth_link_led1), hi_pinctrl_pmux_func(eth_link_led2), hi_pinctrl_pmux_func(eth_link_led3), hi_pinctrl_pmux_func(phy_clk), hi_pinctrl_pmux_func(clk_test), hi_pinctrl_pmux_func(nni_act_led0), hi_pinctrl_pmux_func(nni_act_led1), hi_pinctrl_pmux_func(nni_link_led0), hi_pinctrl_pmux_func(nni_link_led1), hi_pinctrl_pmux_func(usb1), hi_pinctrl_pmux_func(wifi), hi_pinctrl_pmux_func(uart1), hi_pinctrl_pmux_func(i2c0), hi_pinctrl_pmux_func(pon_sd), hi_pinctrl_pmux_func(pon_tx_dis), hi_pinctrl_pmux_func(pon_tx_en), hi_pinctrl_pmux_func(pon_tx_en_off), hi_pinctrl_pmux_func(uart0), hi_pinctrl_pmux_func(mdio_debug), hi_pinctrl_pmux_func(spi1), hi_pinctrl_pmux_func(nfc), hi_pinctrl_pmux_func(pcm1), hi_pinctrl_pmux_func(sfc), hi_pinctrl_pmux_func(sd), hi_pinctrl_pmux_func(pcm0), hi_pinctrl_pmux_func(spi0), hi_pinctrl_pmux_func(usb0), hi_pinctrl_pmux_func(mdio1), hi_pinctrl_pmux_func(jtag_gpio23), hi_pinctrl_pmux_func(jtag_gpio24), hi_pinctrl_pmux_func(jtag_gpio25), hi_pinctrl_pmux_func(jtag_gpio26), hi_pinctrl_pmux_func(jtag_gpio27), }; static struct hi_pin_group g_peri_groups[] = { hi_pinctrl_pin_group(pwm), hi_pinctrl_pin_group(rgmii0), hi_pinctrl_pin_group(eth_act_led0), hi_pinctrl_pin_group(eth_act_led1), hi_pinctrl_pin_group(eth_act_led2), hi_pinctrl_pin_group(eth_act_led3), hi_pinctrl_pin_group(eth_link_led0), hi_pinctrl_pin_group(eth_link_led1), hi_pinctrl_pin_group(eth_link_led2), hi_pinctrl_pin_group(eth_link_led3), hi_pinctrl_pin_group(phy_clk), hi_pinctrl_pin_group(clk_test), hi_pinctrl_pin_group(nni_act_led0), hi_pinctrl_pin_group(nni_act_led1), hi_pinctrl_pin_group(nni_link_led0), hi_pinctrl_pin_group(nni_link_led1), hi_pinctrl_pin_group(usb1), hi_pinctrl_pin_group(wifi), hi_pinctrl_pin_group(uart1), hi_pinctrl_pin_group(pon_sd), hi_pinctrl_pin_group(i2c0), hi_pinctrl_pin_group(pon_tx_dis), hi_pinctrl_pin_group(pon_tx_en), hi_pinctrl_pin_group(pon_tx_en_off), hi_pinctrl_pin_group(uart0), hi_pinctrl_pin_group(mdio_debug), hi_pinctrl_pin_group(spi1), hi_pinctrl_pin_group(nfc), hi_pinctrl_pin_group(pcm1), hi_pinctrl_pin_group(sfc), hi_pinctrl_pin_group(sd), hi_pinctrl_pin_group(pcm0), hi_pinctrl_pin_group(spi0), hi_pinctrl_pin_group(usb0), hi_pinctrl_pin_group(mdio1), hi_pinctrl_pin_group_with_sig_sel(jtag_gpio23, 0x10, 1, 2), hi_pinctrl_pin_group_with_sig_sel(jtag_gpio24, 0x10, 1, 2), hi_pinctrl_pin_group_with_sig_sel(jtag_gpio25, 0x10, 1, 2), hi_pinctrl_pin_group_with_sig_sel(jtag_gpio26, 0x10, 1, 2), hi_pinctrl_pin_group_with_sig_sel(jtag_gpio27, 0x10, 1, 2), }; static int32_t emei_pin_config_get(struct hi_pinctrl_drvdata *data, struct hi_pin_drvdata *pin_data, uintptr_t *config) { enum pin_config_param param = pinconf_to_config_param(*config); union hi_pin_cfg_reg_emei pin_cfg; uint16_t arg; pin_cfg.value = readl(data->virt_conf_base + pin_data->cfg_offset); switch (param) { case PIN_CONFIG_BIAS_PULL_DOWN: arg = pin_cfg.bits.pd; break; case PIN_CONFIG_BIAS_PULL_UP: arg = pin_cfg.bits.pu; break; case PIN_CONFIG_DRIVE_STRENGTH: arg = pin_cfg.bits.ds; break; case PIN_CONFIG_INPUT_ENABLE: arg = pin_cfg.bits.ien; break; case PIN_CONFIG_INPUT_SCHMITT_ENABLE: arg = pin_cfg.bits.sten; break; case PIN_CONFIG_OUTPUT: arg = pin_cfg.bits.out; break; default: return -EINVAL; } *config = pinconf_to_config_packed(param, arg); return 0; } static int emei_pin_config_set(struct hi_pinctrl_drvdata *data, struct hi_pin_drvdata *pin_data, uintptr_t *configs, uint32_t num_configs) { union hi_pin_cfg_reg_emei pin_cfg; enum pin_config_param param; uint32_t idx; uint16_t arg; for (idx = 0; idx < num_configs; idx++) { param = pinconf_to_config_param(configs[idx]); arg = pinconf_to_config_argument(configs[idx]); pin_cfg.value = readl(data->virt_conf_base + pin_data->cfg_offset); switch (param) { case PIN_CONFIG_BIAS_PULL_DOWN: pin_cfg.bits.pd = arg; break; case PIN_CONFIG_BIAS_PULL_UP: pin_cfg.bits.pu = arg; break; case PIN_CONFIG_DRIVE_STRENGTH: pin_cfg.bits.ds = arg; break; case PIN_CONFIG_INPUT_ENABLE: pin_cfg.bits.ien = arg; break; case PIN_CONFIG_INPUT_SCHMITT_ENABLE: pin_cfg.bits.sten = arg; break; case PIN_CONFIG_OUTPUT: pin_cfg.bits.out = arg; break; default: return -EINVAL; } writel(pin_cfg.value, data->virt_conf_base + pin_data->cfg_offset); } return 0; } const struct hi_pinctrl_soc_data g_emei_peri_pinctrl_soc_data = { .name = "emei-peripinctrl", .pins = g_peri_pins, .npins = ARRAY_SIZE(g_peri_pins), .groups = g_peri_groups, .ngroup = ARRAY_SIZE(g_peri_groups), .funcs = g_peri_functions, .nfunc = ARRAY_SIZE(g_peri_functions), .pin_config_set = emei_pin_config_set, .pin_config_get = emei_pin_config_get, }; static const struct of_device_id g_emei_pinctrl_match[] = { { .compatible = "hsan,emei-peri-pinctrl", .data = &g_emei_peri_pinctrl_soc_data, }, {} }; MODULE_DEVICE_TABLE(of, g_emei_pinctrl_match); static int32_t emei_pinctrl_probe(struct platform_device *pdev) { const struct of_device_id *match = of_match_device(g_emei_pinctrl_match, &pdev->dev); const struct hi_pinctrl_soc_data *soc_data = NULL; if (match != NULL && match->data != NULL) soc_data = match->data; return hi_pinctrl_probe(pdev, soc_data); } static SIMPLE_DEV_PM_OPS(pinctrl_hi_pm_ops, hi_pinctrl_suspend, hi_pinctrl_resume); static struct platform_driver g_emei_pinctrl_driver = { .probe = emei_pinctrl_probe, .remove = hi_pinctrl_remove, .driver = { .name = "emei-pinctrl", .of_match_table = g_emei_pinctrl_match, .pm = &pinctrl_hi_pm_ops, }, }; module_platform_driver(g_emei_pinctrl_driver); MODULE_AUTHOR("hsan"); MODULE_DESCRIPTION("hsan pinctrl driver"); MODULE_LICENSE("GPL"); 以上代码，有没有 HGPIO31 led gpio dgpio13，这俩引脚的寄存器配置啊？
07-24
LVL2_0, 14, hi_func_name(led1), /* LED1_1 */ ...); hi_peri_pindata(21, 0x054, LVL1_0, 21, hi_func_name(gpio), LVL2_0, 13, hi_func_name(led1), /* LED0_0 */ ...); ``` 支持 ...
linux下字节对齐
张勤一
08-15 4052
一，内存地址对齐的概念   计算机内存中排列、访问数据的一种方式，包含基本数据对齐和结构体数据对齐。   32位系统中，数据总线宽度为32，每次能够读取4字节数据。地址总线为32，最大寻址空间为4GB。但是由于最低位A[0]～A[1]是不用于寻址的，因此只能访问4的倍数的地址空间，但是寻址空间还是2^30*字长=4GB。  因此内存中除了结构体中成员变量之外的基本类型的开始的手地址最低两位都是0。
C语言字节对齐
热门推荐
深度Java
08-29 15万+
文章最后本人做了一幅图，一看就明白了，这个问题网上讲的不少，但是都没有把问题说透。　　一、概念 　　 　　 对齐跟数据在内存中的位置有关。如果一个变量的内存地址正好位于它长度的整数倍，他就被称做自然对齐。比如在32位cpu下，假设一个整型变量的地址为0x00000004，那它就是
NDK编译时的字节对齐 x86 vs ARM
noetic_wxb的专栏
11-10 1826
今天编码中遇到的，在C#和C++端的P/Invoke调用时，传递struct作为参数。P/Invoke要求两边定义的struct有相同的内存布局。 还好我写C++时一贯小心，使用static_asset检查结构体的大小。万幸，在编译时，报错了。 google可知，arm和x86平台的对齐规则不同 https://software.intel.com/en-us/blogs/2011/08/1
关于移植arm程序到x86遇到的struct对齐问题
hxl5955的博客
06-03 1022
简单记录： 1、 arm 32位 enum类型大小是1字节 x86 enum类型是4字节 2、 X86上 #pragma pack(push, 1)//是按1字节对齐 typedef struct {     UCHAR ucA;//1     UCHAR ucB;//1     UCHAR ucC;//1     long  laa;//4     UCHAR ucD;
X86 ：C语言局部变量、返回值、多维数组、结构体字节对齐规则 的注意点
生命不息 折腾不止
05-02 597
一、返回值超过32位时，存在哪里？ 使用两个32位的寄存器返回64位的值 mov eax,dword ptr [x] mov edx,dword ptr [ebp-8] 二、编译器遵规则:char类型或者short类型的参数不但没有节省空间，反而浪费了多余的空间. 基于编译器的处理： 1、小于32位的局部变量，空间在分配时，按32位分配. 2、使用时按实际的宽度...
CPU高速缓存行对齐(cache line)
陆业聪
11-07 1万+
 转载：http://blog.youkuaiyun.com/snowwalf/article/details/6784014 CPU的高速缓存一般分为一级缓存和二级缓存，现今更多的CPU更是提供了三级缓存。CPU在运行时首先从一级缓存读取数据，如果读取失败则会从二级缓存读取数据，如果仍然失败则再从内存中存读取数据。而CPU从一级缓存或二级缓存或主内存中最终读取到数据所耗费的时钟周期差距是非常
32位和64位下结构体内存对齐问题
lwoyvye
05-25 1万+
1.先看64位下： #include<stdio.h> struct A { int a; char b; double c; char d; };struct B { char a; double b; char c; };int main() { printf("int =%lu,char=%lu,double=%lu\
结构体struct的自然对齐问题（经典）
zhangxinrun的专栏
09-06 1万+
结构体struct的自然对齐问题下面的机构体struct A{    char c;    int i;    char cc;};它的sizeof()是多少呢? 如果是紧凑对齐的话，当然是sizeof(char)+sizeof(int)+sizeof(char); 但编译器默认编译的却不是紧凑对齐的，在32-bit的机器上编译结果是12, 这是一个char占用了一个int的空间，换句话说，在c和i之间有三个空余的byte! 这就是自然对齐的效果。为什么要自然对齐呢?当初百度的gg电面我的时候，我胡乱的解释
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值