达达的博客

环境：win10，cadence16.6问题描述：在使用Allegro画PCB过程中，丝印出现错误，通过在原理图中更改丝印信息，Allegro中更新网表，丝印信息依旧不变。问题原因：如果使用的是component中的丝印，是会根据网表中的值随时更新的，但是如果使用的是Manufacturing生成的丝印，只有再次使用Manufacturing重新生成丝印，丝印的值才会改变。但是通过...

环境：win10，cadence16.6描述：在使用Allegro画PCB的过程中，有时需要回过头去修改已使用的封装。重新打开封装的.dra文件，更改并重新生成.psm文件，头几次PCB中调用的封装会马上更新，但是修改过几次以后，PCB中的封装将不会再改变。原因：Allegro对元器件的更新有保护机制，会记录下老版本的封装，即使调用的.psm文件已改变，还是会使用以前的老版本，不再更新。...