12、构建取指、解码和执行处理器的详细指南

构建取指、解码和执行处理器的详细指南

1. 流水线设置与迭代间隔

在设计处理器时，流水线设置是一个关键环节。HLS PIPELINE II 参数决定了两次迭代之间的间隔，即下一次迭代应在当前迭代之后的多少个 FPGA 周期开始。例如，当 II 设置为 1 时，意味着下一次迭代应尽可能在当前迭代的 1 个 FPGA 周期后开始。

在本设计中，II 设为 1 会导致两次连续迭代的 FPGA 周期重叠，这与实际情况不兼容。因为在执行函数中，获取、解码和选择递增的程序计数器（PC）需要三个 FPGA 周期，若下一次迭代安排在当前迭代的 1 个 FPGA 周期后，PC 值更新太晚，无法被下一次迭代使用。即使将 II 设为 2，综合器也会检测到 II 违规。

2. 取指解码 IP 文件的定义

2.1 操作码定义

fetching_decoding_ip.h 文件包含了 32 个操作码的定义，这些值是根据 RISC-V 架构的规范确定的。以下是部分操作码的定义示例：

# define LOAD 0b00000
# define LOAD_FP 0b00001
# define CUSTOM_0 0b00010
# define MISC_MEM 0b00011
# ...
# define JAL 0b11011
# define SYSTEM 0b11100
# define RESERVED_2 0b11101
# define CUSTOM_3_RV128 0b11110
# define RV80 0b11111