一生一芯双控开关测试波形

Verilator

• 主要功能是将Verilog代码转换为SystemC 或者 C++ 代码。

• 编译命令

  •  verilator --cc --exe --build -j top.v  main.cpp
     --cc  将Verilog代码转换为C++代码
     --sc  将Verilog代码转换为C代码
     --binary 编译为二进制可执行文件
     --build 直接编译生成目标文件
     --trace 导出波形文件
     --top-module <top-module> 指定顶层模块
     --Mdir <build-dir> 指定生成文件的目录
     -CFLAGS <c-flags> 指定一个gcc编译选项
     -I <include-path> 指定一个包含路径

ysyx实践--双控开关测试波形

• 顶层模块

  •  module top(
       input a,
       input b,
       output f
     );
       assign f = a ^ b;
     endmodule

  • 将Verilog代码转换为C++代码，命令如下

  •  $ verilatro --cc top.v

  • 执行完命令会生成 文件夹obj_dir,文件加包含了Verilog代码生成的C++文件，转换为C++代码之后，需要设计testbench文件

• C++ testbench 注意verilator的example中是没有记录波形的，需要在激励文