vivado 常见引脚约束文件的写法--通配符及bit文件压缩

mail-mail

已于 2022-09-01 17:18:10 修改

阅读量1.6k

点赞数

CC 4.0 BY-SA版权

分类专栏： zynq 文章标签： fpga开发

于 2022-09-01 17:17:39 首次发布

本文链接：https://blog.youkuaiyun.com/crjmail/article/details/126647596

zynq 专栏收录该内容

61 篇文章

订阅专栏

本文介绍了如何在设计中设置clock周期、使用特定的I/O标准，并详细展示了针对diff_clock_clk_p、LED_o和RSTn_i等端口的设置过程。重点讲解了如何压缩位流并确保技术细节的精确性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

#Clock cycle period constraint
create_clock -period 10.000 -name sysclk [get_ports diff_clock_clk_p]

set_property PACKAGE_PIN AH22 [get_ports diff_clock_clk_p]
set_property IOSTANDARD DIFF_SSTL12 [get_ports diff_clock_clk_p

set_property IOSTANDARD LVCMOS18 [get_ports {LED_o[*]}]
set_property PACKAGE_PIN A21 [get_ports {LED_o[1]}]
set_property PACKAGE_PIN A18 [get_ports {LED_o[0]}]

set_property IOSTANDARD LVCMOS18 [get_ports RSTn_i]
set_property PACKAGE_PIN K24 [get_ports RSTn_i]

#bit compress
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]