【Logisim】基于与非门设计的两种四路表决器

【Logisim】基于与非门设计的两种四路表决器

一、当四个输入端A, B, C, D中至少三个为1时，输出端为1的，基于与非门的表决器

根据题意列出真值表及卡诺图如下：

D	A	B	C	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

BC\DA	00	01	11	10
00
01			1
11		1	1	1
10			1

由卡诺图得逻辑表达式：
$$Y=ABC+BCD+ACD+ABD=\overline{\stackrel{ˉ}{ABC}\cdot \stackrel{ˉ}{BCD}\cdot \stackrel{ˉ}{ACD}\cdot \stackrel{ˉ}{ABD}}$$
根据逻辑表达式画出逻辑电路：

该电路也可用Logisim中的“分析组合逻辑电路”功能完成。步骤如下：

这是由该功能生成的电路：

二、用7段数码显示管显示投票为1的票数总和的，基于与非门-非门半加器的表决器

7段数码显示管由7个单独LED二极管组合而成（忽略小数点），常用于显示数字。它可用4个输入项A, B, C, D和7个输出项a~g的逻辑关系真值表来表达。CD4511芯片可完成这种对应关系的转换，将一个四位及以下二进制数转换为一个一位十进制数（或十六进制数）并显示。

设计该表决器的基本思路是将4个表决结果相加。4个二进制数相加，个位无进位，故个位串联3个半加器，产生的个位值输入CD4511芯片的A输入端；个位产生的进位引至十位相加，同为串联3个半加器，产生的十位值输入CD4511芯片的B输入端；4个二进制数相加的最大值为100，十位产生的进位只可能在最后一步相加为1，故十位产生的进位可直接输入CD4511芯片的C输入端；D输入端则直接将0输入即可。CD4511芯片的 a~g 输出端分别与7段数码显示管的 a~g 输入端相接。

以与非门-非门半加器为例，该表决器如图所示：