FPGA:Field Programmable Gate Array
概述
目标:实现ASIC设计(Application Specfic IC)
1.可编程逻辑器件
2.半制定或全制定ASIC
3.混合ASIC
硬件描述语言
HDL
1.VHDL
2.Verilog HDL
3.SystemVerilog
4.SystemC
HDL综合
(1)自然语言综合
(2)行为综合
(3)逻辑综合
(4)版图综合或结构综合
自定向下的设计技术
1.设计说明书
2.建立VHDL行为模型
3.HDL行为仿真
4.HDL-RTL级建模
5.前端功能仿真
6.逻辑综合
7.测试向量生成
8.功能仿真
9.结构综合
10.门级时序仿真
11.硬件测试
自顶向下:关心电路功能,而不是结构
EDA设计流程
通过改变代码直接改变电路功能
适配:制定芯片引脚
时序仿真:考虑到延时
流程
综合、适配、时序仿真与功能仿真、编程下载、硬件测试
设计输入(原理图/HDL文本编辑)
1.图形输入
原理图输入
状态图输入
波形图输入
2.HDL文本输入
ASIC及其设计流程
1.81ASIC设计简介
常用EDA工具
设计输入编辑器
HDL综合器
仿真器
适配器(引脚与端口指定)
下载器