定制芯片数据处理平台获巨额融资,性能提升百倍

【信息科学与工程学】【产品体系】第三十九篇 IT产品系列需求01 互联网行业的需求 经过多轮补充,现整理出覆盖存储、网络、计算、安全、数据治理、AI治理、物联网/工控、管理与经营​ 八大领域的完整需求目录,共60条​ 详细需求。 阅读详情

DualBird Inc. 是一家利用可定制的现场可编程门阵列(FPGA)来加速数据处理工作负载的初创公司,今日宣布已获得2500万美元的融资。

此轮融资由 Lightspeed Venture Partners 领投,Bessemer Venture Partners、Angular Ventures 和 Uncork Capital 参投。DualBird 将利用这笔资金加速其市场推广进程。

企业通过数据管道来准备用于分析项目的信息。这些是自动化的工作流程,从多个系统中聚合记录,以一致的格式组织它们,并移除不必要的项目。在某些情况下,数据管道及其支持的分析工作负载可能需要价值数百万美元的基础设施来运行。

DualBird 正在利用现场可编程门阵列(FPGA)来降低企业的硬件成本。该公司开发了一个基于 FPGA 的软件平台,声称可以将运行数据处理工作负载的相关成本降低高达 90%。此外,DualBird 承诺提供高达百倍的性能提升。

处理器由通过互连连接在一起的计算和存储模块组成。在标准芯片中,互连的配置是固定的。相比之下,FPGA 具有可调节的互连,这一特性使其能够提供比现成硅芯片更好的性能。

如果一家公司计划使用 FPGA 来运行 SQL 查询,它可以以有利于处理此类查询的方式来配置芯片的互连。这将使该芯片比没有针对 SQL 优化的互连的现成处理器具有速度优势。此外,工程师可以禁用 FPGA 中特定工作负载不需要的部分。断开不必要的电路可以减少功耗,从而降低成本。

据 DualBird 称,其平台优化了 FPGA 以运行数据密集型工作负载。该软件可以在某中心的 EC2 F2 实例上运行,这些实例最多提供 8 个 FPGA 和 192 个 vCPU。一个 vCPU 对应于物理中央处理单元核心上的单个线程。

许多公司使用 Apache Spark 来驱动其数据管道和分析工作流程。DualBird 提供了一个插件,使客户能够将其平台连接到他们的 Spark 环境。该公司的平台还与 Apache Iceberg 兼容,这是一种常用于存储分析应用程序处理信息的文件格式。

优化 Spark 环境的性能通常需要工程师手动微调其设置。据 DualBird 称,其平台消除了手动调优的需求。此外,它还减少了 Spark 在称为“洗牌”的计算操作过程中处理的数据量。减少数据量可以降低存储成本。

DualBird 表示其平台还可以简化人工智能项目。将 AI 模型部署到生产环境后,开发人员会定期使用新数据重新训练算法以保持其最新。DualBird 声称,其技术使得能够更频繁地使用更多数据重新训练模型,这是原本难以实现的。

“数据处理是仍然困在通用 CPU 上的最大工作负载,”联合创始人兼首席执行官 Amir Gilad 表示。“它值得拥有专门构建的处理器,就像 AI 拥有 GPU 一样。”

DualBird 计划在 2026 年初使其平台全面上市。
更多精彩内容 请关注我的个人公众号 公众号(办公AI智能小助手)或者 我的个人博客 https://blog.qife122.com/
对网络安全、黑客技术感兴趣的朋友可以关注我的安全公众号(网络安全技术点滴分享)

《AI实战FPGA_Agent +MCP+skill》课时2.12|外设接口实战:UART 串口通信 串口是 FPGA 开发中最通用的调试通道:内部状态、采集数据、错误信息都能经串口发到 PC 上位机查看,不需要额外工具。后续外设课时里,XADC 温度、IIC 读回的 EEPROM 数据、摄像头帧信息都靠串口回传,串口模块是全模块复用度最高的基础模块。 阅读详情

相关推荐

《AI实战FPGA_Agent +MCP+skill》课时2.11|时序约束入门

本课系统讲解FPGA时序约束核心知识,涵盖建立/保持时间原理、slack判据、时钟与I/O约束写法、综合与实现流程差异,并通过AI驱动的timing-flow闭环实操,实现从约束生成、校验到收敛的全流程自动化。学员将掌握XDC规范编写能力,能基于板卡参数自动生成完整约束文件,经fpga-mcp工作流验证时序收敛,构建可复用的时序工程技能。

现任某外企的算法工程师!专注于人工智能、嵌入式、FPGA、论文写作四大主题的教程和经验分享!辅导请➕v :sci666888999 24

FPGA 帧长监视器:背压时不计数,过长时不回绕

用 SystemVerilog 构建被动帧长监视器,只统计 valid 与 ready 同时有效的传输,在接受 last 时报告短帧、正常帧或长帧。计数饱和避免超长回绕,附完整 RTL、测试台与复现脚本,并给出原生 XSim 及独立复核结果。

hxy_programmer的博客 454

Langfuse落地教程:从Docker部署到项目接入,掌控LLM调用链路

大模型应用开发中,调用链路的透明度直接决定调试效率与成本控制。可观测性技术通过记录每次请求的输入、输出、模型参数与Token消耗,帮助开发者快速定位问题。Langfuse作为开源LLM可观测性平台,将Trace、Prompt版本管理、评分等能力集成于一体,支持Docker Compose自托管部署,并提供Python/JS SDK与REST API。借助部署后的控制台,团队能够直观追踪RAG检索、Agent工具调用等复杂流程中的每一步耗时与资源占用,实现从黑盒调用到全链路可视化的转变。无论是本地调试、线上排

weixin_29698641的博客 308

FPGA学习(一)——LED点灯与开发流程

本文介绍了FPGA的基本概念及其在数字信号处理、通信、工业控制等领域的应用优势,强调其灵活性、并行性和集成性,同时指出其设计复杂度高、功耗较大等局限。随后以LED点灯为例,详细演示了基于Vivado的FPGA开发流程:创建工程、配置引脚约束、生成比特流文件,并通过仿真验证设计。重点展示了如何添加调试探针、连接硬件并实时观察信号,为初学者提供了完整的FPGA入门实践指南。

weixin_55136196的博客 95

基于单片机直流电机调速控制系统设计

*单片机设计介绍,基于单片机直流电机调速控制系统设计。

2201_75940997的博客 2781

汇付天下聚合支付自助接入全流程详解(附JAVA/非JAVA环境配置指南)

本文详细解析了汇付天下聚合支付的自助接入全流程,涵盖JAVA与非JAVA环境下的实战配置。从接入前准备、架构理解、密钥获取,到JAVA SDK集成、核心支付代码拆解,以及Node.js/Python等环境的裸接口对接、签名生成与异步通知处理,提供了完整的避坑指南和上线检查清单,帮助开发者高效、稳健地完成支付系统集成。

wdx01234567的博客 518

FPGA 16 位 LFSR:先固定移位约定,再用 XSim 验证周期与暂停

固定一种 16 位右移 Galois LFSR,明确反馈掩码、种子、同步复位、装载与使能优先级。用原生 Vivado XSim 检查三种种子的 65535 状态周期、暂停和采样时刻,并通过独立测试台与故障变体验证。

hxy_programmer的博客 179

三相逆变器拓扑结构的分析及应用场景

三相逆变器是电力电子领域中广泛应用的一种设备,用于将直流电转换为交流电。不同的拓扑结构在性能、成本、复杂度和应用领域上存在差异。小编将在本文中将进一步拓展对三相逆变器拓扑结构的分析,并探讨其适用的应用场景。

道合顺的博客 2236

TMS320F28335 学习笔记(二):系统时钟、PLL 与看门狗

本文系统介绍F28335的时钟架构与看门狗应用,涵盖外部晶振、PLL倍频生成系统时钟(SYSCLKOUT)、高速/低速外设时钟分频配置,以及看门狗的启用、关闭与喂狗机制。强调时钟配置准确性对延时、PWM、通信等外设的重要性,指出常见错误如晶振不匹配、未等待PLL锁定、随意修改PLL或喂狗周期过长等问题,并提供初始化框架与验证方法,帮助开发者正确配置时钟系统,确保程序稳定运行。

2403_83044722的博客 329

Stata实战:RCS限制立方样条非线性关系建模与P值解读全攻略

本文详细介绍了在Stata中使用RCS限制立方样条进行非线性关系建模的全过程,包括数据准备、节点设置、COX回归模型构建、结果可视化及P值解读。通过乳腺癌临床数据实例,展示了如何捕捉年龄与死亡风险之间的复杂非线性关系,并提供了实用的Stata代码和图形优化技巧。

weixin_30650039的博客 472

如何在离线的电脑上部署一个本地Deepseek(使用ollama)

例如,如果您的显卡显存为 16GB,官方推荐使用 32b 大小的 DeepSeek 模型。请根据您的硬件配置选择适合的模型版本,以获得最佳性能。首先我们需要将ollama和chatbox的安装包,Deepseek模型文件通过U盘或者光盘的形式导入到这台不能联网的电脑上。按照时间排序,找到最大的那个文件,就是gguf格式的模型,复制出来,改名为qwen2.5-coder0.5b.gguf。:基于开源模型(如 QWEN 和 LLAMA)微调,参数量从 1.5B 到 70B 不等,适合本地硬件部署。

qq_41854911的博客 1万+

硬件选型笔记:HDMI 转 LVDS/TTL 接收方案 GSV1015S@ACP 评估

本篇记录 GSV1015S HDMI 转 LVDS/TTL 接收芯片规格与工程踩坑点,适合工控屏、医疗显示、FPGA 图像采集项目前期方案评估,重点关注封装便利性、缩放与时序、HDCP 版本带来的兼容性边界。

ACP广源盛的博客 181

STM32CubeIDE开发环境搭建与GPIO控制实战

嵌入式开发中,MCU开发环境构建是软硬件协同的起点,其核心在于工具链选型、外设抽象层级与调试可靠性。HAL库作为ST官方标准硬件抽象层,通过统一接口屏蔽芯片差异,显著提升工程可移植性;而STM32CubeIDE则以图形化配置+自动生成代码的方式,实现‘配置即代码’的确定性开发范式。该组合在教学验证、原型迭代和中小规模量产中具备高性价比技术价值,广泛应用于智能传感、工业HMI及IoT终端等场景。本文聚焦STM32CubeIDE 1.15.0环境部署、MyST账户与固件包管理、ST-LINK驱动校验,以及基于H

weixin_33531560的博客 81

FPGA 与加密行业:从算法加速到可信硬件的完整技术图谱

本文系统探讨FPGA与密码学的深度交叉,揭示其在加密加速、区块链基础设施、零知识证明及后量子密码中的关键作用。从底层硬件特性到工程实践,分析对称加密、公钥算法、零知识证明等负载的FPGA加速优势,强调其高能效、低延迟与灵活可重构的特性。结合当前密码学复杂度上升与硬件竞争加剧的趋势,指出FPGA是算法验证与高性能实现的理想载体,为安全计算提供高效硬件支撑。

weixin_49780322的博客 246

华为面试手撕真题【求1-n的最小公倍数】

求1-n的最小公倍数

MISAYAONE的博客 2万+

精雕软件(JDpaint) 5.5 绿色版

精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版

协作机器人参考时钟设计:SiTime MEMS硅晶振选型与EtherCAT PTP同步实践

面向协作机器人硬件工程师的参考时钟选型笔记:五处时钟位置、四大工况痛点、五款SiTime型号参数速查与FAQ。

yqmao2026的博客 482

SIMATIC S7-1200, S7-1500 PID 控制[手册]

SIMATIC S7-1200, S7-1500 PID 控制[手册]

LabVIEW CompactRIO 凭什么比工控机稳(系列 01/05)

CompactRIO以实时处理器、FPGA与C系列I/O模块的三层架构,实现确定性、高速与灵活性的统一。实时系统确保任务准时完成,抖动极小;FPGA绕过总线,实现微秒级响应与自定义逻辑;可互换模块直接对接工业信号,简化接线。三者分工明确:FPGA“快而小”,实时处理器“算得多”,主机“给人看”。适用于高可靠性控制场景,如大型对撞机、发动机仿真等。理解此架构是后续编程与系统设计的基础。

bjcyck的博客 691

温度PID控制PLC程序

温度PID稳定控制程序,适用于欧姆龙PLC,对其他PLC也具有很大参考价值

C# WinForm 基于DirectShow.dll编写的程序,可边预览边保存视频,音频和图片

基于微软的DirectShow.dll的二次开发1.自动识别连接的摄像头跟麦克风且可以对其进行选择(默认选中第一个)2.可录制wmv和avi两种格式的视频并且都带有音频,avi可以录制的分辨率和帧数进行选择,wmv默认进行了淸晰度优化如不喜欢可去除代码中有相关提示3.可在预览点开之后进行拍照,也可边录制视频边拍照4.添加了视频和音频的压缩功能(酌情使用)这次二次开发发现C#对DirectShow的相关信息太少,这次做完也不敢藏私共享出来,还望大家指正

NI PXIe‑5820 PXIe-5860 PXIe-5841基带 PXI 矢量信号收发仪

NI PXIe-5820是2槽PXIe基带矢量信号收发仪,支持DC~500MHz、1GHz瞬时I/Q带宽,集成FPGA实现实时信号处理、DPD、ET及自定义算法。适用于5G/WiFi6/7、UWB基带芯片验证、功放DPD测试、MIMO基带阵列与通信原型开发。通过差分I/Q接口直连射频前端,需外接上变频模块生成射频信号。具备高带宽、低延迟、多模块同步优势,搭配RFmx与LabVIEW/Python实现自动化测试与开发,是基带IC实验室与产线测试的理想平台。

QH13929231880的博客 388

动手第一课:用 Verilog 写计数器并跑通仿真

前面几篇都在讲“地图”和“约束”,这一篇开始动手。目标很具体:用 Verilog 写一个可综合的计数器,写一个 testbench 验证它,跑仿真、看波形,最后用一个 Makefile 把整个流程串起来。这条链路是芯片设计中最小的可运行闭环,也是后续所有复杂设计的骨架。工具选择上,本文使用:Icarus Verilog(仿真)+ GTKWave(波形)+ Yosys(综合)。选择开源工具不是因为商业工具不好,而是因为它们。

oscar999的专栏 209

FPGA学习(二)——LED闪烁

本文介绍了Verilog中的组合逻辑与时序逻辑应用,重点实现LED闪烁实验。通过三级分频(50MHz→1MHz→1kHz→1Hz)生成不同频率信号,控制LED以1Hz频率闪烁,并对比了两种设计方案:方案一采用多级时钟分频,方案二统一在50MHz时钟域内,通过26位计数器直接生成1Hz使能信号,简化时序设计、减少资源占用。仿真验证了各阶段波形正确性,确保系统稳定工作。

weixin_55136196的博客 171

低偏斜 LVCMOS 时钟扇出芯片 5PB1106PGGI8 深度解析|FPGA 多路时钟分发方案

本文详述瑞萨5PB1106PGGI8 1:6 LVCMOS时钟缓冲器在高速数字系统中的应用,重点解析其超低偏斜(典型35ps)、极低附加抖动(<50fs RMS)及同步无毛刺使能特性。结合参数、原理、典型电路与PCB布局规范,强调电源去耦、走线等长、地平面完整等关键设计要点,针对实测常见问题如抖动大、采样不同步、毛刺等提出排查方案,并给出选型替代建议,适用于FPGA、多通道ADC、工业通信等高精度时序场景。

2603_96673829的博客 246

FPGA 令牌桶限速:补充与消费同拍时,信用先饱和还是先扣减

用可变成本 ready/valid 令牌桶拆解同拍补充、饱和、消费的确定顺序,给出完整 SystemVerilog、自检记分板、非法成本处理和故障变异入口。本次XSim行为仿真与独立复核通过,未综合或上板。

hxy_programmer的博客 722

可综合 RTL 的风格与陷阱:组合逻辑、时序逻辑与赋值

本文揭示Verilog仿真与综合之间的核心差异,指出仿真器宽容而综合工具严格。通过四组典型陷阱——always块选择、阻塞/非阻塞赋值、锁存器推断、位宽与符号扩展,阐明风格规范的本质是规避“仿真通过、综合失败”的隐性风险。强调使用always_comb/always_ff等SystemVerilog关键字可强制语法正确性,避免时序逻辑中混用赋值方式、组合逻辑遗漏分支或位宽截断等问题,提升RTL设计的可综合性与可靠性。

oscar999的专栏 196

fpga-wide-data-crc32

基于FPGA万兆网实现FCS计算的一种方式

2601_96072562的博客 572

FPGA 同步 FIFO 不必是 2 的幂:深度 1、满时同拍读写与自检验证

实现任意正深度的单时钟 ready/valid FIFO,讲清非2次幂回绕、深度1、满时同拍替换和复位边界。附完整RTL与自检测试台,8组参数原生XSim实测并经独立复核;不承诺BRAM推断、时序收敛或板级结果。

hxy_programmer的博客 140

LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)

本文为系列第四篇,聚焦FPGA开发核心技巧:仿真先行、速率精准计算、资源高效管理。强调“少编译”原则,推荐在仿真环境中完成开发与调试,待验证无误再编译至硬件。重点掌握时钟周期计算、触发逻辑实现(上升/下降沿、电平触发)及跨循环数据锁存。严禁将I/O节点与定时器放入子VI,避免资源浪费与仲裁开销。通过合理设计减少共享资源冲突,提升性能与可移植性。下篇将探讨I/O同步与扩展机箱选型。

bjcyck的博客 483
上一篇: 使用GPT2、FastAPI和ReactJS训练与部署AI格言生成器
下一篇: 开源优势与高效AI开发:摆脱黑箱模型依赖
codeshare1135
博客等级 码龄1年 978粉丝 2644原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值