pcie refclk时钟架构

原创已于 2023-02-03 15:48:23 修改 · 628 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#硬件工程 #fpga开发

于 2023-02-03 15:48:09 首次发布

文章探讨了PCIe应用中扩频时钟(SSC)和数据时钟恢复(CDR)的重要性，以及不同参考时钟架构如CommonREFCLKRx和IndependentREFCLK如何影响系统性能和信号完整性。优化时钟分布对于高速串行接口如PCIe至关重要，这些技术有助于减少噪声，提高传输效率和稳定性。

SSC：Spread Spectrum Clocking，扩频时钟

CDR： Clock Data Recovery ，数据时钟恢复

参考链接：

PCIe扫盲——关于PCIe参考时钟的讨论-Felix-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台 (chinaaet.com)

Timing is Everything: How to optimize clock distribution in PCIe applications - Analog - Technical articles - TI E2E support forums

Common REFCLK Rx Architecture (CC)

Data Clocked Rx Architecture

Independent REFCLK Architecture (IR)

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

cleve_mfr

关注关注

0
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

【PCIe 总线及设备入门学习专栏 5.2 -- PCIe 的参考时钟 Refclk】

CodingCos的博客

12-29

1795

Data Clock 时钟方案是三种方案中最易实现的方案，其无需外部参考时钟，在数据流中携带有时钟信息，接收端接收数据流并从中恢复出时钟供给其 CDR 作参考时钟。三种 PCIe 参考时钟架构中，Common Clock 是最为常用的一种时钟架构，采用 Common Clock 支持时钟扩频（SSC, Spread Spectrum Clock）且对参考时钟的要求不如 Separate Clock 方案严苛。Common Clock Architecture (CC)，通用参考时钟架构，

【知识分享】PCIe5.0 Tx&Rx 电气设计参数汇总

一只豌豆象的博客

07-11

4407

本文以概述的方式，对PCI Express Base Specification 5.0的电气规范中的关键技术要点进行了串联梳理，旨在增加相关技术指标的可读性，并使之更好地展现给设计者。实际的PCIe规范文档中，电气指标的技术内容很多，感兴趣的工程师，需要仔细阅读文档的内容，以获取更多对设计有帮助的指标要求。

参与评论您还未登录，请先登录后发表或查看评论

PCIE 参考时钟架构

weixin_45365488的博客

02-05

1万+

首先先看下PCIE架构组件：下图中主要包括了CPU（ROOT COMPLEX），PCIE SWITCH，BUFFER以及一些PCIE ENDPOINT；而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。接着上图的架构，我们来简单看下PCIE时钟的三种架构：Common Clock Architecture：所有设备的参考时钟分布必须匹配到15英寸以内在系统板上。在接收端数据和时钟之间的传输延迟增量必须要小于等于12ns。通常允许PCIE卡上的时钟线长不大于4inch。

PCIe 参考时钟架构 (Refclk Architecture)

Geektec的专栏

05-16

4061

注意：Common Clock 及 Data Clock 时，考虑到长距离时钟线上的耦合噪声，标准中给定的 Limit 是要比仿真结果小的，比如系统仿真 Gen5 的 Clock Jitter Limit 是0.25 ps RMS，标准中给定的是 0.15 ps RMS。对于收发端采用独立参考时钟的方案，其收发端独立使用不同的参考时钟源，无需单独传递时钟，对布局布线的要求更宽松。注意：30 KHz ~ 33 KHz 是指频率随时间周期变化的频率，不是展宽的带宽，带宽为时钟频率的 0.5%。

【毅力挑战】PCIe 每日一问一答（2022.02 归档）

MangoPapa

03-08

2万+

PCIe 每日一问一答，2022.02 归档

2.4.8 PCIe——物理逻辑层——REFCLK

知识，既贵，又便宜。

02-12

6354

pcie的参考时钟由板级输入，提供给IP内PHY层的PLL使用，由PLL产生core_clk和pipe_clk。

PCIE调试笔记理解--Refclk

u011393762的博客

05-11

4688

PCIe插槽需要提供参考差分时钟，其频率范围在100MHZ±300ppm。在PCIE IPcore生成过程中含有“Link Control Register”中，“Common Clock Configuration”位当该位为1时，表示该端与PCIE链路对端设备使用“同相位”的参考时钟（如FPGA与CPU相连，FPGA输入的参考时钟由CPU输出，CPU与FPGA有数据差分线tx/rx连接之外，CPU与FPGA还需要有两根差分时钟线连接）；如果为0，表示该设备与PCIE链路的对端设备使用的参考使用是

#PCIE#基础知识分解之 CC/SRNS/SRIS 时钟架构

那么菜的博客

10-26

4614

PCIe Electrical PHY(5)-PCIe的时钟结构

maxwell2ic的博客

04-05

1万+

1.1 常用的时钟结构 Three basic I/O architectures • Common Clock (Synchronous) • Forward Clock (Source Synchronous) • Embedded Clock (Clock Recovery) 1.2 PCIE时钟结构 1.2.1 CC mode(common Refclk Rx Architectu...

如何优化 PCIe 应用中的时钟分配

08-30

在数据时钟架构中，单个 RefClk 可连接至发送器，而接收器则使用来自数据流的嵌入式时钟信号。时钟数据恢复（CDR）电路可提取数据流中的时钟。它最大限度地缓解了抖动要求，而且也可应用 SSC。最佳备选标准（也是...

pcie参考时钟

热门推荐

那么菜的博客

04-13

2万+

目录 1. 辅助信号列表 1.1、PERST#信号 1.2、REFCLK+和REFCLK-信号 1.3、WAKE#信号 1.4、SMCLK和SMDAT信号 1.5、JTAG信号 1.6、PRSNT1#和PRSNT2#信号 2、数据信号 3、电源 1. 辅助信号列表 1.1、PERST#信号该信号为全局复位信号，由处理器系统提供（RC），处理器系统需要为PCIe插槽和PCIe设备提供该复位信号。PCIe设备使用该信号复位内部逻辑。当该信号有效时，PCIe设备将进行复位操作。P

PCIe扫盲——关于PCIe参考时钟的讨论

justlxy的博客

05-21

1万+

本文来聊一聊PCIe系统中的参考时钟，主要参考资料为PCIe Base Spec和CEM Spec。在1.0a和1.1版本的PCIe Base Spec中并没有详细的关于参考时钟的描述，而是在与之对应的CEM Spec中提及。从V2.0版的PCIe Base Spec开始，在物理层电气子层章节中增加了参考时钟相关的内容，同时提出了PCIe参考时钟的三种架构： 1、Common Refclk (Shared Refclk) Architecture 2、Data Clocked Rx Ar....

PCIe板卡辅助信号解析

非专业业余程序员

08-15

1万+

PCIe Add-in卡借助PCIe插槽上的辅助信号，实现了很多系统级的功能，比如唤醒、复位、调试、热插拔等功能。REFCLK-/REFCLK+: 是一组低压差分信号，PCIe主板提供的REFCLK信号必须满足PCIe规范中的要求。PERST#: 信号用于复位PCIe设备，同时也指示了系统主电源的稳定时间。WAKE#: 信号用于给PCIe主机提供复位信号，由PCIe设备驱动，当PCIe主机接收到该信号后，需要向PCIe设备提供主电源和参考时钟，以激活PCIe链路。

一文搞懂PCIE！

weixin_46969363的博客

04-13

3187

RC接受来自CPU的IO指令，生成对应的PCIe报文，或者接受来自设备的PCIe TLP报文，解析数据传输给CPU或者内存。而 PCIe 3.0 的物理层协议中使用的是 128b/130b 的编码方案。重点在于描述物理层通信协议的速率属性，描述的是链路上传输的原始数据（单Lane的峰值带宽）。金手指（B 对应的是 RX）（A 对应的是 TX）插槽（B 对应的是 TX）（A 对应的是 RX）PCIe 通道是 PCIe 总线的组成部分，PCIe 总线包含一条或者多条 PCIe 通道。