本文提供了2020年大疆公司数字芯片开发工程师笔试的详细解析，涵盖单选、多选、填空和问答题，涉及数字IC设计中的各种知识点，如时钟域处理、定点化、噪声叠加、仲裁器设计、Verilog语法等，旨在帮助考生查漏补缺，提升技能。
题目点评：难度稍难，涉及到的知识点众多，非常适合查漏补缺，值得花时间一做！
声明：本专栏所收集的数字IC笔试题目均来源于互联网，仅供学习交流使用。如有侵犯您的知识产权，请及时与博主联系，博主将会立即删除相关内容。
笔试时间：2020年A卷
题目类型：
- 单选题（20 x 2’ = 40’）
- 多选题（10 x 2’ = 20’）
- 填空题（3’ x 5 = 15’）
- 问答题（5’ x 5 = 25’）
文章目录
- 一、单选题（2' x 20 = 40'）
-
- 1、下列关于多bit数据跨时钟域的处理思路，错误的有（）？
- 2、对12.918做无损定点化，需要的最小位宽是多少位，位宽选择11位时的量化误差是多少？
- 3、两个噪声源的均方根噪声幅度分别是10uVrms, 5uVrms; 两个噪声源叠加后的均方根噪声幅度不可能是以下值中的哪个?
- 4、考虑如下的4x4的“二维仲裁器”R00到R33为输入，G00到G33为输出，N和W也为输入，E和S也为输出，假设所有的逻辑门(包括非门/与门/反向器)延时都为1ns,请问该电路的最大延迟为？
- 5、下图所示4bit右移位寄存器，0时刻ABCD初始状态为0111,请写出5个时刻之后的ABCD输出
- 6、1 个 16K * 8 位的存储器，其地址线和数据线总和是？
- 7、数字系统中，采用（）可以将减法运算转化成为加法运算？
- 8、关于流水线设计的理解，错误的是（）？
- 9、在 Verilog 语言中，如果 a =1’b1，b = 3’b101，c = 1’b0，则 {a, {3{c}}, b} = ?
- 10、下面哪种逻辑门可以实现逻辑 (A XOR B) OR (C AND D)？
- 11、关于 DFT（design for test）的描述，错误的是（）
- 12、以下哪个工具不具备逻辑综合功能？
- 13、对芯片静态功耗影响最大的是哪一项？
- 14、组合逻辑电路中的冒险是由于（）引起的？
- 15、指令系统中程序控制类指令的功能是（）？
- 16、在对信号做降采样前添加滤波器，一般需要添加什么样的滤波器，完成什么功能？
- 17、假设一个 cycle 只能完成一个（`8 bit *8bits`）或一个（17 bits + 17 bits）操作，那么设计 `16 bits* 16 bits` 乘法最少可以多少个 cycle 完成？
- 18、下面哪项不是负反馈电路？
- 19、如下关于“线与”逻辑的描述，错误的是：
- 20、下列说法正确的是：
- 二、多选题（2' x 10 = 20'）
- 三、填空题（3' x 5 = 15'）
-
- 1、write-back cache 和 write-through cache 的区别：（）cache 只在 cache line 被替代的时候把 cache 里的有效数据写下一级存储。
- 2、正则表达式里可以使用计数符和通用字符集进行搜索匹配，这些计数符中，（ ）号的意思是匹配 0 个，1 个或者多个，（ ）号的意思是匹配 1 个或者多个，（ ）号的意思是匹配 0 个或者 1 个。
- 3、FPGA 时序检查中对于异步复位电路的时序分析分别叫（ ）和（ ）。
- 4、并行计算是提高程序运行速度的关键，设 a 为并行计算部分的所占比例，n 为并行处理的节点数，则并行计算带来的加速比为（）
- 5、下图球框由三个相同的铁圈两两正相交组成，每个铁圈的电阻均为 R，AB 两点间的电阻为（）
- 四、问答题（5' x 5 = 25'）
一、单选题（2’ x 20 = 40’）
1、下列关于多bit数据跨时钟域的处理思路，错误的有（）？
【A】、发送方给出数据，接收方用本地时钟同步两拍再使用
【B】、发送方把数据写到异步fifo,接收方从异
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
