cjsafty的专栏

本人根据对DSP的理解翻译部分重要的术语，不能保证术语本身翻译的准确性，但是可以保证对术语解释部分翻译的意思基本正确。如有疑问请回复。转载请注明优快云。 英文原版来自于TMS320C64X+ DSP Cache User's Guide1.3节。Cache Terms and DefinitionsTable 1-1 Cache Terms and Definitions

有人可能会说，从哪里开始入手呢，外设驱动还是算法优化？的确，如果真要分类，这两个分支确实是个分类的好方法。请不要纠结于此。      如果要学习算法优化，想学习的精通，可能会经过几个月的痛苦时期，理解其基于缓存的存储器体系（cache based memoryarchitecture）,以及在这个体系下的缓存一致性（cache coherence）的问题，往往还有DMA等独立于CPU的

过去研究TI公司的C64及C64+DSP，现在觉得应该写点东西总结下。这样有空看下会觉得过去学了点东西。根据DSP的特点，觉得应该从几个方面总结。 ====================================================================第一节：学习资料TI的DSP，其官方提供的文档很丰富，但是基本都是英文的，中文的很少。初学者往往

本文涉及到的一些术语请参考DSP系列的其他小节。             C64+ DSP的缓存控制器分为 L1P Controler，L1D Controler，L2 Controler，ExternalMemory Controler（EMC）。L1P 控制器有具备一个寄存器接口，允许用户配置部分或者全部的L1PRAM 作为一般的RAM 或者作为缓存，同样：L1D 控制器也具有

TI的DSP，其官方提供的文档很丰富，但是基本都是英文的，中文的很少。初学者往往看着这些英文文档，会觉得头大，一片茫然，不知道从哪里开始学起。这里列一下常用的网址。1，官方网站www.ti.com，右上方有两个搜索窗口，左边一个是搜索文档；右边一个是搜索型号，并且会列出该型号所有的文档和软件列表地址。2，ti的wiki,http://processors.wiki.ti.com/i

虽然TI出了大量的英文文献，让人看起来不知道从何下手，但是基本上还是有规律的，而且其文档非常全。建议从器件的主文档看起，例如DM6437这个芯片，其主文档就是tms320dm6437，里面介绍了存储器体系，外设等等，以及相关的文档说明。如下图。下图说明了你如果想进一步了解CPU，请看下面的四个文档。 我们假设打开列表中的第一个文档 在这个文档里，同样可以找到类似的链

优化是一个值得讨论的话题，要最大程度利用缓存，并且合理使用线性汇编，若你有信心比编译器优化的好，也可以尝试汇编。     有些人可能一直搞不清楚，自己的算法究竟要优化到何种程度才算完结。要用什么样的方式去优化。当你的优化取得一定成绩时，你一定非常开心，但是，问题来了，是否应该继续。。。，我曾经也为这些问题困扰着。     我觉得，要达到这样一个能力：能够结合项目需求为优化工作制定一

这里以DM6437为例，这个DSP是非常经典的一个。我们首先看memry-map表4.1 memry map 通过上表可以看到L1P,L1D,L2的存储器区间范围。真正有用的是从C64+和EDMA peripheral memory map 视角都能访问的内存范围，若是有一方是reserved状态，则不能访问。因此LIP RAM/CACHE的范围是0x10e08000~0x