STA系列 - 特殊时序分析 across clock domain分析/multiple clocks分析

原创 已于 2022-10-07 22:21:37 修改 · 2k 阅读 · 13 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#DFT #tessent

于 2022-10-07 21:11:29 首次发布
本文探讨了跨时钟域分析中的特殊时序检查，包括慢时钟到快时钟及快时钟到慢时钟的情况，并分析了不同倍数时钟关系下的时序约束。

文章目录


本篇文章介绍的是跨时钟分析和多时钟域分析
本篇文章是视频笔记加上自己的感悟理解：

10-特殊时序检查-多时钟

across clock domain分析

slow to fast

从slow时钟到fast时钟的分析：
如下图所示，CLKM假如period为20ns，CLKP的period为5ns
在这里插入图片描述
如下图所示，默认check，setup的check位置为5ns。
在这里插入图片描述
如下图所示，CLKM为slow clk， CLKP为fast clk， PT将会以最严格的方式去check setup。 因此require time的起点为5ns。

最低0.47元/天 解锁文章
（57）时序约束:[非整数比生成时钟约束]
m0_46498597的博客
07-09 340
1.1 本节目录1.2 基本时序约束概念1.3 时序约束:[非整数比生成时钟约束]1.4 结束语。
时序分析、时序约束和时序收敛（1）--时序分析、时序约束和时序收敛分别都是什么？
热门推荐
孤独的单刀
07-18 2万+
什么是时序分析？什么是时序约束？什么又是时序收敛？
Multiple Clocks（gcd和lcm）
eazo的博客
03-26 304
题目描述 We have N clocks. The hand of the i-th clock (1≤i≤N) rotates through 360° in exactly Ti seconds. Initially, the hand of every clock stands still, pointing directly upward. Now, Dolphin starts all...
AtCoder---Multiple Clocks（多个时钟）(n个数的最小公倍数公式应用）
Untersee-boot XXI
03-28 537
题目描述 We have N clocks. The hand of the i-th clock (1≤i≤N) rotates through 360° in exactly Ti seconds. Initially, the hand of every clock stands still, pointing directly upward. Now, Dolphin starts al...
DC之Multiple clocks-Synchronous
optimistic striver的博客
04-13 963
实例：同步时钟设计同源时钟分频得到不同时钟频率的时钟。（图中CLKA,CLKB,CLKC是由同一时钟经DCM分频得到generated clk，时钟之间有固定的相位关系，此时的设计，如果需要保证一定的设计要求时，不能加set_false_path,需要DC去约束相应的路径）Input Delay当信号的时钟未输入时，可以通过设置virtual clocks解决输入输出偏移参考时钟的问题。指明IN1...
Multiple Clock System Design
09-11
Multiple Clock System Design Max+Plus II does not provide any information about this path
时序分析、时序约束和时序收敛（8）--关于时序路径、时钟悲观度和建立时间/保持时间的一些问题
孤独的单刀
01-03 1万+
关于时序路径、时钟悲观度和建立时间/保持时间的几个问题分享给大家？
静态时序分析Static Timing Analysis1——STA概述、标准工艺库、时钟、IO约束的建立
qq_42135020的博客
04-11 6950
简要介绍STA和标准工艺库内容，对时钟，IO等进行约束的指令介绍，PVT
精选资源
ASIC芯片设计静态时序分析（STA）验证综合编程规范IC设计与方法等文档资料.rar
12-29
ASIC芯片设计静态时序分析（STA）验证综合编程规范IC设计与方法等文档资料： ASIC Guide from Atmel.pdf asic_design_guide.pdf ASIC中的异步时序设计.doc ASIC设计教程.pdf asynchronous signals in a synchronous ...
DC之Multiple-Clocks-Asynchronous
optimistic striver的博客
04-13 1042
跨时钟域（异步时钟）定义：CLKA,CLKB为异步时钟（无固定相位关系），在不同时钟域间需进行同步处理。无时钟的组合逻辑输出被时钟采样，如异步FLASH的Busy信号。注：一般的同源时钟分频得到的不同时钟，用create_generated_clock约束后，是有固定的相位关系的，此情况可不属于异步时钟的范畴，可由设计决定timing问题。例如：需要单时钟读取外部RAM的设计时，需要在端口上面加上...
不同时钟域的时序问题
mikiah的专栏
08-31 1万+
1.慢时钟域到快时钟域 检查建立时间和保持时间的检查： Here are the clock definitions for our example. create_clock -name CLKM \ -period 20 -waveform {0 10} [get_ports CLKM] create_clock -name CLKP \ -period 5 -waveform
DC学习（10）其他的时序约束选项
weixin_30512043的博客
04-11 921
对时钟约束的补充；多个时钟同步电路；分频时钟；异步设计约束；多时钟周期约束 一：对timing时序的补充 1：占空比不为50% 　　**单沿触发，占空比对综合无影响；双沿触发，占空比对综合有影响。 (1)通过-wave_form改变占空比；例如 create_clock -period 2 -wave_form {0 0.6} [get_ports CLK] 　　 (2)通过-wave...
（七）STA——多时钟
钟树的博客
08-25 211
课程来源capture 时钟时对原时钟的四分频。 ① 慢时钟到快时钟当然前面讲了，对于分频得到的时钟也可以定义成一个生成时钟。 setup检查： hold检查： 如果按照上面加约束，那对于满时钟来说过于严格，为了更加准确的约束，针对setup设multicycle。setup检查： hold检查： ② 快时钟到慢时钟 setup检查： hold检查： ① 整数倍时钟 ② 非整数倍时钟 ③ 相位移动
clock
ahr7882的博客
08-02 690
Prime Time中的clock分析包括： 1)Multiple clocks，clock from port/pin，virtual clock。 2)Clock network delay and skew，clock latency----delay of the clock network relative to the source。 ...
数字IC设计学习笔记_静态时序分析STA_多时钟Timing分析
GloriaHuo's Blogs
03-10 1564
数字IC设计学习笔记 多时钟Timing分析 (Multiple clocks) 1. 多时钟之间是整数倍关系 2. 多时钟之间是非整数倍关系 3. 有相位移动的 1. 多时钟之间是整数倍关系 静态时序分析计算时钟之间公共的周期。前提：只能算有data path相联系的的两个时钟之间的公共周期 时序图 脚本： Create_clock -name CLM \ -period 20 -waveform {0 10} [get_ports CLKM] Create_clock -name CLM \
FPGA时序约束--进阶篇（衍生时钟约束）
mengzaishenqiu的博客
06-18 2663
本文将详细介绍衍生时钟约束和时钟分组约束设置，给出了详细的约束命令和示例介绍。
SVA 断言翻译笔记 16.13多时钟序列语法（九）
打工人的学习记录！
12-13 1686
16.13 Multiclock support（多时钟支持） 1、多时钟序列 多时钟由通过使用单延迟连接运算符##1或者零延迟运算符##0连接单时钟子序列而建立，由##1指示的单个延迟被理解为，从第一个序列的端点（发生在第一个时钟的一个时钟节拍）到第二个时钟的最近的严格后续时钟节拍（第二个序列从这里开始），##0表示的零延迟被理解为从第一个序列的端点（发生在第一个时钟的一个节拍处）到第二个时钟的最近可能重叠的节拍（第二个序列从这里开始） //例1 @(posedge clk0...
timing check---多周期路径
mikiah的专栏
08-30 5214
In some cases, the combinational data path between two flip-flops can take more than one clock cycle to propagate through the logic. In such cases, the combinational path is declared as a multicycle
STA系列 - 特殊时序分析multicycle/half-cycle/false path
ciscomonkey的博客
10-06 4267
require time：就是时钟的采样check位置，比如说对于setup的check，那么就是check 一个period的位置。对于hold的check，就是check当前时刻，根据setup check/hold check， require time（需求时间）当然不同。
深入解析STA(静态时序分析)经典教程资料
静态时序分析（Static Timing Analysis，STA）是一种在集成电路设计中使用的验证过程，它不需要模拟电路的所有可能状态，就能够确保电路的时序满足设计要求。STA是现代数字IC设计中的核心技术之一，用于检查和确保...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值