VCS-bilibili教程篇1-Simulation Basics

引言

在第一次接触IC的时候，本人对VCS这些EDA的软件认识还不够深刻，也许，进入IC这个行业已经5个月，现在又重新来看VCS，虽然这个软件，我可能暂时还不需要，但是这个可以成为加分项，也是IC设计人员必备的软件，此外，我想后期会再开启ncverilog的专题进行学习。如果这些东西不去反复的try，可能永远就还是停留在原地。我的博客不仅仅是对视频笔记的记录，也有自己的想法和一些技巧在里面，如果有理解不正确的，欢迎指正。
作者：ciscomonkey
资料来源：VCS视频教程。

Verilog仿真事件队列

这里先提一个问题，Verilog是并行的，计算机是并行的，那么计算机是如何仿真的呢？

Verilog语言的仿真基于分层的事件队列
Verilog语言规范没有规定当多个时间被安排在同一个时刻来调度时，应该执行哪一个。
只要在同一层的事件，什么执行顺序都是可以的。
因此不同的软件，可能仿真出来的结果却不一样！

如下图所示：

VCS的option

VCS严格来分有两个大的步骤：
1、编译compile
2、simulaton仿真

注意下图VCS在编译过程中的中间文件转换过程