本文详细介绍电子设计自动化(EDA)流程，涵盖Verilog/VHDL电路设计语言、VCS/VSS Synopsys仿真工具、DC Compile Synopsys综合、Candence布局布线、Primetime Synopsys静态时序分析及DFT Compile Synopsys测试等内容。
电路设计语言： verilog / VHDL
电路仿真工具：VCS/ VSS Synopsys
仿真综合：DC Compile Synopsys
布局布线：candence
静态时序分析：Prime time Synopsys
测试：DFT Compile Synopsys
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
