chen666946的博客

因此该时钟沿过后，寄存器的状态Q仍是“1”，直到下一个时钟上升沿到来（55ns时刻），寄存器的状态Q才变为“3”，延迟了一个周期。但在行为仿真过程中，通常不考虑建立时间的影响，因此是可行的，同时也简化了测试程序的编写），则当前时钟沿采集到的数据为。如图1所示，时钟clk、复位rst_n和输入D均被初始化为“0”，然后经过100ns后，复位信号rst_n被拉高，从而撤销复位信号（即低电平复位，拉高使复位信号无效）。通过initial过程块，初始化时钟、复位和输入信号，并通过延迟量#生成完整复位信号。

结果比较的时候，可以通过打印关键信号信息、观察波形图、自动化比对等多种方式进行，设计者需根据实际情况，选择更便于判断结果是否正确的比较方式。在硬件描述语言中，输出响应是指在向待测模块的输入端施加激励后，通过观察输出的结果，并与预期结果进行比较，以验证电路功能是否正确。是进行电路验证的主要手段，它可以及早发现所存在的设计问题，降低设计风险，节约设计成本。，相当于C语言的printf函数，输出变量的值显示在控制台之上，语法格式如下。，如$display、$monitor等，打印必要的信号值。

vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。

时序电路就是受时钟边沿信号影响的电路。也就是说，时序电路中必须要能感受到边沿信号的出现。Verilog内置的14个门级元件都不支持感受边沿信号，所以，仅通过门级描述不足以对时序电路进行建模。数据流描述的assign语句（持续赋值语句）如同导线将各端口和器件连接起来一样，形象地说，它只能负责端口与器件间的逻辑连接，能不能感受边沿信号还得取决于器件本身，显然也不足以对时序电路进行建模。行为描述可以根据电路功能来进行建模，Verilog中想要感受边沿信号，只需要在always后的敏感信号列表中列出边沿信号即可。

组合电路的Verilog描述包括：门级描述、数据流描述、行为描述。本文主要包括使用Verilog HDL描述组合电路的格式、三种描述方式的相关知识、三种方式描述过程中的注意事项。

本文主要帮助不会使用vivado的小白，包含如何使用vivado创建项目、创建设计文件/仿真文件，如何修改vivado默认编辑器。