- 博客(7)
- 收藏
- 关注
RSS订阅原创 分频过后的时钟，采样分频前时钟遇到的问题
问题情况(1)对原时钟clk进行4分频，得到时钟clk_out，使用clk_out采样时钟clk发出的数据；前仿真clk_out采到clk发出的第四个数据；后仿真clk_out采到clk发出的第三个数据；导致后仿真和前仿真结果不一致；解决措施：(1)在低频时钟采样高频时钟，要让被采样数据在高频时钟下保持对应的低频时钟周期后再变化，以便数据可以被低频时钟采样到。
2023-01-03 11:04:41
335
1
原创 handoff报告各句话的含义
(1)pipeline register：表示信号没通过打拍，直接输出。(2)not logic path：表示输出信号，在内部没有进行任何逻辑运算。(3)tied to 0：输出信号固接为0。(4)sdc中，占空比不为50%，需要问明原因。(5)如果fount过大，使用-output_delay ideal(6)input_delay 和output_delay需要和对端进行确认...
2021-12-01 07:37:57
168
原创 形式验证中遇到的问题
在做形式验证过程，突然出现了好多failing点，所以做以下尝试(1)认为if语句没加else语句，造成锁存。加了else语句过后，形式验证仍然不过(2)认为拼接的组合逻辑需要打一拍，送给其他模块使用，修改过后，形式验证仍然不过(3)认为综合工具版本和fm版本不符合，造成部分svf内容读不出来。更换综合和fm相同版本，比对仍然有很多failing点。(4)在以前的综合环境下，跑相同的代码，形式验证比对通过。总结：形式验证不过，首先查看代码逻辑是否正确，代码逻辑正确；查看svf是否和综合代码是相同的
2021-11-27 19:12:40
1140
原创 数字信号处理（1）
谐波：是指频率为原始波频率（称为基频）的正整数倍的波。 原始波也称为一次谐波，随后的谐波称为高次谐波。 由于所有谐波在基本频率上都是周期性的，因此谐波总和在该频率上也是周期性的。 例如，如果基本频率为50 Hz（一个通用的交流电源频率），则前三个高次谐波的频率分别为100 Hz（第二谐波），150 Hz（第三谐波），200 Hz（第四谐波）以及任何加法 具有这些频率的波的周期为50 Hz。...
2020-04-08 12:50:35
284
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人