life
文章平均质量分 89
CH0ico
never stop learning
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Verilog 0x01 基础
例如在 always 块中,寄存器可能被综合成边沿触发器,在组合逻辑中可能被综合成 wire 型变量。逻辑运算只对逻辑值进行运算,其结果为1位:“1”代表逻辑真,“0”代表逻辑假。对于向量类型信号,则将信号的取值作为整体看待,对于非零值作为逻辑真处理,对每位均为0的数作为逻辑假处理。此例中,integer 信号 j 作为辅助信号,将 data1 的数据依次赋值给数组 byte1。线网型还有其他数据类型,包括 wand,wor,wri,triand,trior,trireg 等。原创 2024-10-24 18:27:04 · 1312 阅读 · 0 评论 -
日常分享 10-15 快捷图标替换&Github主页美化
日常使用一些软件 比如IDA的时候 , 可能会有 “把文件拖动到快捷方式” 的操作从而快捷打开但是我的桌面不喜欢放那么多工具的快捷方式, 而且每次都要去桌面找很不方便, 如果选择"用其他应用打开又会比较卡顿 而且很杂 不好找"原创 2024-10-16 01:24:56 · 1244 阅读 · 1 评论
分享