【Ultrascale+ MPSOC学习记录】10、PS端以太网使用lwip

“zynq lwip link speed for phy address 1:0“调试ZYNQ的LWIP出现的问题及解决。 在连接没有错误的情况下,失败的原因是底层驱动中,没有获取该芯片速度的函数。文件所在目录:D:\Xilinx\SDK\2018.3\data\embeddedsw\ThirdParty\sw_services\lwip202_v1_2\src\contrib\ports\xilinx\netif。不巧的时,博主最近的使用的开发板使用的是景略半导体的工业级以太网GPHY芯片(JL2121-N040I)。相关的文件:xaxiemacif_physpeed.c 和 xemacpsif_physpeed.c。 阅读详情
AI摘要

本文参考ALINX教程学习PS端以太网使用lwip。因开发板使用xilinx默认不支持的phy JL2121,需修改lwip库源码。在Vivado工程中修改mpsoc设置使能PS端网口,导出xsa文件;Vitis工程修改库文件,解决build报错后编译通过,上板调试成功获取IP并实现echo。

还是参考ALINX教程,学习PS端以太网如何使用,从教程中可以看到,开发板使用了一个xilinx默认不支持的phy JL2121,所以需要修改lwip的库源码。

Vivado工程

工程基于之前的工程,还需要修改mpsoc设置,把ps端网口使能。
在这里插入图片描述
设置好以后,跑工程后,导出xsa文件。

Vitis工程

由于xilinx默认不支持开发板上的phy,所以需要修改vitis的库文件,我用的是vivado22.1,和alinx教程版本不一样,也不知道它提供的修改方法能不能兼容。先不管了,试了再说:
我把修改后的c文件上传了:
xemacpsif_physpeed.c
这个修改是修改的vitis安装路径下的库文件,接下来我们就直接打开vitis新建lwip例子试试了:
在这里插入图片描述
本来以为一切顺利,结果又翻车了,build报错:
在这里插入图片描述

../src/platform_zyn
【Ultrascale+ MPSOC学习记录】12、PL端以太网使用lwip 还是参考ALINX教程,学习PL端以太网如何使用,从教程中可以看到,开发板使用了一个xilinx默认不支持的phy JL2121,所以需要修改lwip的库源码。修改位置是:之前实现了,现在来实现PL端。 阅读详情

相关推荐

Vitis 2022.1下,Ultrascale+ MPSOC PL端lwIP以太网完整配置流程(含约束文件与时钟设置)

本文详细介绍了在Vitis 2022.1环境下,如何为Ultrascale+ MPSOC PL端配置lwIP以太网的完整流程,包括工程创建、时钟系统设计、引脚约束与PHY适配等关键步骤。特别针对JL2121 PHY芯片的开发板场景,提供了实用的约束文件和时钟设置建议,帮助开发者快速实现高性能网络通信。

weixin_30316097的博客 378

FPGA开发实战:Vivado与LWIP调试问题汇总与解决方案

FPGA(现场可编程门阵列)作为一种可重构硬件,通过硬件描述语言实现定制化数字电路,其核心原理在于可编程逻辑单元与互连资源的灵活配置。这种技术价值在于为特定应用提供高性能、低延迟的硬件加速解决方案,广泛应用于通信、图像处理、嵌入式系统等领域。在嵌入式系统开发中,网络通信是关键需求,而LWIP作为轻量级TCP/IP协议栈,常被移植到FPGA的处理器系统中以实现网络功能。然而,在实际工程实践中,开发者常遇到工具链配置、时序收敛、外设驱动等挑战,尤其是在使用Xilinx Vivado和ZCU102平台进行开发时,

weixin_34258838的博客 418

Zynq UltraScale+ 2.5G网络加速实战:AXI Ethernet Subsystem调优指南

随着网络速率从1G向10G演进,2.5G BASE-T凭借对Cat5e的兼容和高性价比,成为边缘网关、工业控制与视频采集等场景的优选速率。在FPGA平台上,AXI Ethernet Subsystem是一套成熟的软核MAC方案,通过SGMII接口配合GT高速收发器,可将链路速率扩展到2.5Gbps。其核心价值在于绕过PS端集成MAC的1G上限,用可编程逻辑配合AXI DMA构成高效的收发通路,同时需处理SGMII 2.5G协商、GT参考时钟、缓存一致性等关键问题。本文基于Zynq UltraScale+平台

weixin_30357231的博客 470

ZYNQ平台实现125μs周期EtherCAT纯软件主站的工程实践

实时工业以太网协议(如EtherCAT、PROFINET)在现代工业控制、运动控制系统中扮演着核心角色,其性能关键指标——周期时间,直接决定了系统的响应速度与控制精度。传统方案常依赖专用硬件加速,但软件方案在灵活性、可维护性和开发成本上具有显著优势。通过深入优化中断响应、内核调度、内存访问与网络协议栈处理等全链路环节,可以在通用嵌入式平台(如ZYNQ)上实现微秒级的确定性实时响应。本文聚焦于在ZYNQ PS处理系统上,基于FreeRTOS或实时Linux(PREEMPT_RT),构建周期稳定在125微秒的纯

weixin_30363509的博客 401

FPGA开发实战:从环境搭建到项目落地的核心问题与解决方案

FPGA(现场可编程门阵列)作为一种可重构的硬件芯片,其核心原理在于通过硬件描述语言(如Verilog、VHDL)来定义内部的逻辑门和连线,从而实现特定的硬件功能。这种硬件可编程特性赋予了FPGA在并行计算、实时处理和高能效方面的独特技术价值,使其在通信、图像处理、嵌入式系统等领域广泛应用。在工程实践中,开发环境的搭建与配置是首要步骤,例如Vivado工具的安装与许可证管理、SDK版本耦合问题,直接关系到后续开发的顺畅度。硬件逻辑设计中的时序违例是常见挑战,需要通过流水线设计、逻辑优化等方法解决。当涉及软硬

weixin_33937499的博客 701

Zynq裸机开发中DDR内存分配与Cache一致性实战指南

DDR内存是嵌入式ARM SoC(如Xilinx Zynq)裸机系统的核心资源,其分配不仅涉及物理地址规划,更深度耦合Cache策略、AXI总线属性与启动流程。理解内存映射原理、区分Cacheable/Non-Cacheable区域、合理划分FSBL/OCM/应用/堆栈/DMA缓冲区,是保障DMA数据一致性、中断实时性与系统稳定性的技术前提。尤其在工业控制、嵌入式视觉等对确定性要求严苛的场景中,错误的DDR配置将直接引发DMA丢帧、Cache失效、总线锁死等硬故障。本文聚焦Zynq-7000系列裸机开发,结

weixin_34268753的博客 396

zynq使用网络芯片RTL8211FD

xilinx的源代码不支持RTL8211FD,附件的程序可以使用RTL8211

LobeHub开源AI应用平台:从部署到定制的全栈实践指南

在现代AI应用开发领域,大语言模型(LLM)的集成与部署是核心技术挑战之一。其原理在于通过API或本地化部署,将预训练模型的强大能力封装为可调用的服务。这项技术的核心价值在于极大地降低了AI应用的开发门槛,使开发者能够快速构建智能对话、内容生成等场景的应用。随着模型即服务(MaaS)模式的普及,一个关键痛点是如何高效地管理多模型、设计友好的用户界面并实现功能扩展。这正是开源项目LobeHub所聚焦的领域,它通过提供可插拔的架构和配置驱动的低代码理念,解决了AI能力落地的“最后一公里”问题。本文将结合Dock

weixin_27210125的博客 750

USB HID虚拟电池:Windows零驱动电源状态模拟方案

虚拟电池是一种在硬件测试与功耗分析中替代真实电池、实现可控电源状态注入的关键技术。其核心原理是通过标准USB HID协议(特别是UPS设备类)向操作系统上报可编程的AC/DC状态、剩余电量、容量参数等,绕过内核驱动限制,达成毫秒级响应与跨Windows版本兼容。该技术显著提升SoC能效验证、电池健康度校准及低电量行为触发等场景的可重复性与精度。本文基于CH554微控制器实现符合HID UPS规范的物理层虚拟电池设备,支持零驱动安装、USB原生识别与实时参数调控,适用于笔记本平台功耗建模、电源管理策略验证及自

weixin_35755188的博客 354

SCI论文Discussion写作:如何用AI工具三步打造审稿人认可的深度逻辑框架

本文针对SCI论文Discussion写作的痛点,提出利用AI工具三步构建深度逻辑框架的方法。首先,使用Claude等工具搭建个性化提纲,解决“浅显病”与“混乱症”;其次,高效整合文献与结果,填充证据;最后,优化逻辑衔接与学术语言,打造审稿人认可的流畅论证。该方法强调研究者主导,AI辅助,显著提升写作效率与深度。

weixin_28235513的博客 233

车载LIN总线避坑指南:主从节点通信失败的5个常见原因及解决方案

本文深度解析车载LIN总线主从节点通信失败的五大常见原因,涵盖物理层信号异常、调度表冲突、LDF配置错误、节点状态机缺陷及环境干扰。重点剖析了LDF文件配置不一致、波特率不匹配等关键问题,并提供了从示波器波形分析到软件配置检查的完整实战排查路径,帮助工程师高效定位并解决LIN通信故障。

g9h0i1的博客 1248

ArcMap学习笔记(三)地图数字化

地图数字化前言地图数字化实现步骤1.加载地形图2.新建要素图层3.开启编辑环境4.设置捕捉环境5.选择数字化图层6.数字化控制点7.数字化等高线8.数字化图幅边框9.保存数字化成果总结 前言 使用软件:ArcMap10.4.1中文版 如果出现侵权,请在评论留言,我会及时删除,谢谢。 地图数字化 空间数据采集(输入)是将现有的地图、外业观测成果、航空像片、遥感图片数据、文本资料等转换成GIS可以直接...

JayWang博客 1万+

OpenClaw Manager Pro - 可视化管理工具

OpenClaw Manager Pro 是一个现代化的 Web 管理界面,用于管理多个 OpenClaw Gateway 实例。🎨美观的界面:深色主题,渐变设计,现代化 UI📡实时监控:WebSocket 实时推送状态和日志🔧完整管理:创建、编辑、删除、启动、停止 Gateway📊多渠道支持:飞书、Telegram、Discord、Slack、微信、钉钉🧩技能管理:可视化配置 61+ 个技能🌍跨平台:支持 macOS、Linux、Windows使用自定义模型系统会自动在中创建},

Maynor的博客 3084

【AUTOSAR-DCM】-3.1-将CDD导入CFG并查看$22服务配置变化(UDS诊断DID带一个Data)

案例背景:(共8页精讲) 在《【UDS诊断描述文件CDD】-3.2-编辑CDD给$22服务创建一个带一个Data的DID(dataIdentifier)数据标识符》中,适应使用CANdela Studio在CDD中创建一个带一个Data的DID(dataIdentifier)数据标识符,见图0-1。现在我们将该CDD文件导入到CFG(DaVinci Configurator),看看配置会发生哪些变化。 图0-1 目录 1 将诊断描述文件CDD导入CFG(DaVinci Configurator.

「汽车电子助手」的博客 1630

华为的C语言编程规范.pdf

华为技术有限公司内部技术规范。本规范制定了编写C语言程序的基本原则、规则和建议。从代码的清晰、简洁、可测试、安全、程序效率、可移植各个方面对C语言编程作出了具体指导。

WINCC7.3破解文件

WINCC7.3硬件够破解文件,有需要的下载!WINCC7.3硬件够破解文件,有需要的下载!

Statistics and Machine Learning Toolbox

Statistics and Machine Learning Toolbox(带书签),MATLAB统计学习工具

文档:亲测可用解决vnc灰屏,黑屏,鼠标大黑叉情况

主要解决vnc-viewer灰屏,黑屏,鼠标大黑叉等现象,详细见文档。

上一篇: 【Ultrascale+ MPSOC学习记录】9、PS端SD卡读写
下一篇: 【Ultrascale+ MPSOC学习记录】11、PS端system monitor的使用
Ryo891012
博客等级 码龄18年 52粉丝 13原创
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值