DSP学习之排序器操作

一、级联操作方式或单排序操作方式

在级联排序器操作方式下，两个8状态排序器（SEQ1和SEQ2）级联成1个16状态排序器，语句为
AdcRegs.ADCTRL1.bit.SEQ_CASC=1 %建立级联序列方式

1.1 顺序采样：

#启动ADC转换前，需要进行一下初始化工作：

• 配置采样模式（SMODE_SEL）:
  AdcRegs.ADCTRL3.bit.SMODE_SEL=0

• 初始化转换的最多通道数（MAX_CONV）:
  AdcRegs.ADCMAXCONV.bit.MAX_CONV1=0x3 %%设置4个转换
  p.s:输入信号ADCINA0-ADCINA7，ADCINB0-ADCINB7,赶脚0x3也是和输入信号通道的定义一样从0开始计，故转换通道数为4。

• 配置输入信号的转换次序（CHSELxx）:
  通过CONVxx确定输入引脚，最高位确定采用哪个采样保持缓冲器，低三位确定具体输入引脚
  e.g: ADCINA0的控制数为0000（0x0），ADCINB7的控制数为1111（0xF）
  AdcRegs.ADCCHSELSEQ1.bit.CONV00=0xF; %%设置ADCINB7为第一个转换；
  注意：ADC模块一共有16个通道(ADCINA0-ADCINA7)，16个结果寄存器（ADCRESULT0-ADCRESULT15）和4个排序管理寄存器（ADCCHSELSEQ1-ADCCHSELSEQ4），ADCCHSELSEQ1一共有16个二进制位，可以对应4个结果寄存器（ADCRESULT0-ADCRESULT3），低四位对应结果寄存器0,接下来高四位对应结果寄存器1,2,3，其余的排序管理寄存器ADCCHSElSEQx依次类推，当输入通道数大于4，要选择其他的排序管理器。

• 触发源选择：EPWM、S/W和外部引脚：。
  AdcRegs.ADCTRL2.bit.EPWM_SOCA_SEQ1=1; %%设置PWMA SOC触发

• 使能SEQ1中断：
  AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1=1;

转换完成后，将相应通道的结果存入结果寄存器（ADCRESULTx）：

注意，结果寄存器不与输入通道完全对应，结果寄存器与转换次序完全对应；
ADCINB7->AdcRegs.ADCRESULT0 %%第一个转换信号为ADCINB7，放入到第一个结果寄存器ADCRESULT0中。