cabinGGG的博客

Xilinx旗下Vivado软件自带的逻辑分析仪（ILA）IP核就能很好的解决对代码内部信号分析的问题。

以一个简单的4选1-选择器为例，若要对其输入输出进行测试，则VIO连接如下图所示。具体的上板对4选1-选择器的测试可以参考下面这篇优快云文章。FPGA_学习_15_IP核_VIO。

其次在写代码的时候，还需要了解格雷码，地址是按照0000-0001-0010-xxxx这种增长的，但是在地址变化的过程中，地址中的位数会存在”跳变“，如从0001-0010这两个相邻码的时候，有两位发生了变化，这样是不好的。①首先是在读的视角，如果如果读一行数据的时候，刚好也在往这一行数据里面写数据，那这个时候即可判断读空了，如果再继续向下读的话，里面就没有写进的数据，读出的数据也不是我们写进去的，就是无效的。所以写满判断的条件是：在写的时钟下，写完一圈对应的地址，等于同步过来的读地址。

基于开源RISC-V MCU内核PicoRV32的FPGA移植

FPGA学习的阶段性总结1

顶层模块思维和算法思维

四种常见波形输出或者实现一个简易的DDS信号发生器

用Verilog代码实现串口RS232的收发，及其代码的仿真测试

单比特信号从慢速时钟域同步到快速时钟域。