呓语煮酒的博客

简单介绍FPGA的以太网通讯的组包格式

梦里呓语回忆录

上海安陆FPGA设置重上电启动速度

安陆FPGA安装步骤详细图文步骤

上海安陆FPGA软件如何防止模块在综合的时候把信号优化掉上海安陆的FPGA，使用的软件为Anlogic TD 5.0.5 -64bitTang Dynasty但是在编译的时候，使用其自带的ChipWatcher进行信号调试的时候，会发现有很多信号被优化掉了；参考其使用手册：1，Synthesis Keep使用 Synthesis keep 命令可以保证信号不会被后续流程优化掉,从而方便用户后期调试。具体做法如下：在 verilog 文件中，为想要保留的信号，添加相应的注释，注释的写法为：wi

一些综合指令（转载） highball 于 2010-11-09 11:41:00 发布 ...

上海安路科技的PH1系列的内部BRAM资源介绍1，PH1 系列 FPGA 底层由 I/O、PLL、ERAM、DSP、PLB、PMB、SERDES、PCIE、CONFIG 等模块构成，具体 PH1A100 器件结构如图 2-1 所示：2，嵌入式存储器模块（ERAM）PH1 系列 FPGA，每个 ERAM SLICE 包含两个独立的 ERAM20K 以及一个 FIFO 控制器。具体架构框图如图 2-2- 1 所示，每个 ERAM SLICE 可以实现：2 个 ERAM20K1 个 FIFO20K