总线速率不完全总结

最新推荐文章于 2024-07-03 08:17:40 发布
最新推荐文章于 2024-07-03 08:17:40 发布
阅读量1.2k 收藏 2
点赞数
CC 4.0 BY-SA版权
文章标签： 工作 扩展 c
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/bournechen/article/details/5061276
这篇内容详细总结了不同类型的总线系统，包括CAMAC、ISA、VXI、PCI、RS-232C、RS-422A、RS-485、USB 1.1、IEEE 488、SCSI和MXI的传输速率和特点。例如，PCI总线的传输速率可高达264Mbps，而RS-232C的最高传输速率为20kbps。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

机箱底板总线

 

 

CAMAC总线：大数据传输速率只有5Mbytes/s，典型值只有3Mbytes/s

ISA总线：8/16位的非同步数据总线，工作频率8MHz，数据传输率为1Mbps(8位)或2Mbps(16位)。

VXI总线：VXI 2.0版本规范采用了VME总线的最新进展，提供了64位扩展能力，数据传输率最高可达80Mbps。

PCI总线：高工作频率33MHz，数据传输率为132Mbps(32位)和264Mbps(64位)；

RS-232C串行接口：其最高的单向数据传输率为20kbps，此时的最大传输距离为15米。适当降低速率，其最大传输距离可达60米。

RS-422A总线：最高数据传输率为10Mbps，此时的传输距离为120米，可连接32个收发器。

RS-485串行总线：支持一点对多点的通信，采用双绞线连接，可连接32个收发器，其他特性与RS-422A总线接近

通用串行总线USB（1.1）：工作于最高12Mbps的中等速度，传输距离30米

IEEE 488总线：数据

最低0.47元/天 解锁文章

200万优质内容无限畅学
bournechen
关注
AXI 总线
qq_42042363的博客
03-05 1926
AXI总线
VME总线 分类： 生活百科 2014-06-...
weixin_30750335的博客
06-23 610
简介 诞生于25年前的VME（VersaModule Eurocard）总线是一种通用的计算机总线，结合了Motorola公司Versa总线的电气标准和在欧洲建立的Eurocard标准的机械形状因子，是一种开放式架构。它定义了一个在紧密耦合（closely coupled）硬件构架中可进行互连数据处理、数据存储和连接外围控制器件的系统。经过多年的改造升级，VME系统已经发展的非...
AXI总线介绍
Leo ICer的博客
08-16 1080
它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易就行时序收敛。AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；写地址、写数据、写响应。.
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 4万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
总线带宽（总线系统的数据传送速率）
a486368464的博客
05-28 1472
总线上每秒钟传输的最大字节数或比特数。
CAN总线心得总结(不可多得).
05-21
CAN 总线的主要特点是使用非同步串行通信，数据传输速率可达 1 Mbps。 2. CAN 总线协议 CAN 总线协议是一种基于 CSMA/CD 的协议，包括数据帧、确认帧、错误帧等。CAN 总线协议规定了数据传输的格式、时序、错误...
IIC协议总线——总结
yilizhihu的博客
10-29 2027
IIC采用主从(Master-Slave)通信，适用于短距离，中低速设备通信，每次都是主机发起通信，和结束通信；从机不能主动发起通信。 空闲时:SDA和SCL保持为高，此时从机要完全释放总线。这个阶段SDA控制权在主机 总线空闲状态时，通信开始时的start信号产生：SDA由高变低。这个阶段SDA控制权在主机 地址发送：在上阶段的基础上，接下来主机发送clk信...
计算机组成原理 — 系统总线
Al_tair的博客
01-27 1331
计算机组成原理 —系统总线知识分享，总线是什么？总线的结构又是什么？总线的判优、通信形式又是什么样的？
一种CAN总线光纤传输接口设计
08-02
其中，CAN总线以其高可靠性、良好的实时性以及强大的错误检测能力，成为汽车、电力、机械和化工等多个行业中不可或缺的技术之一。然而，随着工业自动化和网络化趋势的不断推进，传统双绞线作为传输介质的局限性开始...
socketscpi:强大且易于使用的SCPI界面，适用于电子测试和测量设备，全部使用Python
03-31
socketscpi 厌倦了对VISA连接，冲突和不兼容性进行故障排除？ 是否需要与您的测试设备进行最快的通信？ 试试socketscpi：一个健壮且易于使用的SCPI接口，用于电子测试和测量设备。 Socketscpi是Python套接字模块的包装。 与旧的VXI-11协议相比，这消除了对VISA的需求并提高了数据传输速度。 特征 使用套接字模块编写以实现快速通信 实现写入，读取，查询，二进制块读取，二进制块写入 免费软件：GNU通用公共许可证v3 文档： : 学分 该程序包是使用和项目模板创建的。
IEEE488.1 -1987
10-31
GPIB　488.1 标准协议　　仪器设计的通信标准类　规定了硬件的行为
各类总线传输速率
SoldierJazz的专栏
02-20 6247
1. USB总线 USB1.1： -------低速模式(low speed)：1.5Mbps -------全速模式(full speed)： 12Mbps USB2.0：向下兼容。增加了高速模式，最大速率480Mbps。 -------高速模式(high speed)： 25~480Mbps  USB3.0：向下兼容。 -------super speed ：理论上最
36_2 On Chip Bus —— AXI总线介绍
qq_40677883的博客
03-04 1447
36_2 On Chip Bus —— AXI总线介绍
航空机载总线网络概述
qq_41854911的博客
03-02 9617
1.机载总线网络概述 现代战斗机的航空电子系统是航空电子技术经历了半个多世纪的漫长演变和不断进步的结果。航空电子系统结构的每次变化，其核心的机载总线网络技术也不断跨上新台阶，而且每次变革都能使飞机性能得到大幅提升。现代飞机的飞行与作战任务包括起飞、巡航、飞行控制、目标搜索、识别跟踪、火控计算、武器投射、制导、电子战、通信等，都需要航空电子系统承担，航空电子系统是现代战斗机的“大脑”和“神经中枢”，机载总线网络则是其关键的“神经网络”。在机载通讯领域发展过程中，具有代表性的典型总线有ARINC429、1553
第二章 嵌入式系统硬件基础知识
lsy1649909501的博客
01-15 2602
串行外设接口（SPI）是一种同步串行外设接口，它可以使 MCU 与各种外围设备以串行方式进行通信以交换信息。SPI 有三个寄存器分别为：控制寄存器 SPCR、状态寄存器 SPSR、数据寄存器 SPDR。外围设备包括 FLASHRAM、网络控制器、LCD 显示驱动器、A/D 转换器和 MCU 等。
基于 RK3399+fpga 的 VME 总线控制器设计(一）总体设计
YEYUANGEN的专栏
07-05 2307
其中，驱动程序属于驱动层，是应用程序、操作系统和底层硬件之间的桥梁。该芯片相对于传统的系统电源设计，提高了性能，降低了外围元件数量和尺寸，成。计起来比较灵活，可以根据自身的需求进行相应的设计，修改起来也比较方便。所以，驱动程序的作用就是向应用程序提供合适的编程接口，为应用程。内核态的程序权限较高，系统和驱动运行在内核空间，可以控制内存映射、访问外设空间、控制中断等。驱动程序主要实现对具体设备的控制，涉及到对底层寄存器的读写等操作。电路，低电平有效，为保证芯片稳定和正常工作，所需的最短复位时间为。
VPX通信基础理论
mochenbaobei的博客
05-23 5929
这样做有很明显的优势。VITA 41向后兼容的方案是使用传统的VME卡，但不使用VME总线上的J0连接器：VITA41采用VME协议的J1和J2连接器与老的VME总线卡通信。无论客户应用采用分布的、集中的，还是混合的网络拓扑结构，这种存在多种网络交换的计算平台，允许用户选择最合适的网络来满足系统需求设计。VITA 41设计为双冗余中央交换，而VITA 46允许用户设计出分布式的网状交换系统，因此不会出现由于单独路径，或者模块的失效而导致系统瘫痪的情况。在这样的速度下，标准的VME总线连接器不能工作的。
常见测试测量接口的比较：PXI、PXIe、PCI、VXI、GPIB、USB
bjcyck的博客
07-03 2618
接口类型带宽模块化成本应用领域优点缺点PXI高高中自动化测试、射频测试高性能、同步性强初始成本高PXIe很高高中高速数据传输、通信测试高带宽、兼容性好初始成本高PCI中低低计算机扩展、数据采集通用性强、成本低带宽低VXI高高高军事、航空航天实时控制、高精度占用空间大GPIB低中中实验室仪器控制易用性强、标准化好速度低USB中低低便携式测试、外围设备普及度高、便携性好带宽有限。
内存和外设之间不是也有速率差异吗
最新发布
03-25
<think>嗯，用户问内存和外设之间也有速率差异，为什么DMA还能处理，而外设到外设不行呢。之前已经解释了DMA不直接处理外设到外设的原因，现在用户可能是在对比这两种情况，想了解差异在哪里。首先，我需要回忆之前的回答，确保这次回答不矛盾，并且补充新的点。 用户可能没有完全理解内存作为缓冲的作用，或者认为既然内存和外设速率不同，DMA如何协调。需要强调内存的缓冲能力和控制机制。比如，内存的容量大，可以暂时存储数据，而DMA控制器有仲裁和调度机制，可以处理速率不匹配。而外设之间的直接传输缺乏这样的中间缓冲和调度，导致问题。 另外，用户可能对DMA的工作原理不太清楚，可能需要简单说明DMA在内存与外设之间传输时的机制，比如突发传输、握手信号等，而外设之间可能没有这些机制的支持。同时，内存的访问是统一的总线结构，而外设接口多样化，导致协调困难。 还要考虑用户的实际应用场景，可能是嵌入式开发者或学生，遇到外设传输的问题，想深入理解底层原因。所以需要结合实例，比如内存作为中间缓存如何解决速率差异，而外设直接传输的例子如ADC到DAC的特殊情况，说明其局限性。 可能还需要提到内存的寻址和访问方式与外设不同，内存通常有更灵活的数据存取能力，而外设可能有特定的寄存器或FIFO，导致直接传输难以实现。此外，DMA控制器设计时主要优化了内存与外设的路径，而外设间的路径可能没有硬件支持。 总结下来，回答的结构应该是先肯定用户的观察，指出确实存在速率差异，然后分点解释内存作为中介的优势，包括缓冲、调度机制、统一总线等，再对比外设间传输的不足，最后举例说明特殊情况。这样用户能逐步理解两者的区别，以及DMA设计的考量。</think>确实如您所观察的，内存与外设之间同样存在速率差异，但DMA（直接存储器访问）能够有效协调这种差异，而外设到外设的传输则面临更复杂的挑战。以下是具体分析： --- ### **一、内存与外设速率差异的协调机制** 1. **内存的缓冲能力** - 内存作为**统一的数据池**，容量远大于外设的专用缓冲区（如UART的16字节FIFO），可暂存高速外设的突发数据（如千兆网卡），或缓存低速外设的零散数据（如温度传感器）。 - 例如： $$ \text{高速ADC（100MB/s）} \xrightarrow{\text{DMA突发传输}} \text{内存} \xrightarrow{\text{按需读取}} \text{低速CPU（50MHz）} $$ 2. **DMA的调度策略** - DMA控制器通过**突发传输（Burst Transfer）**和**流量控制信号**（如DREQ/DACK）动态适配速率： - 对高速外设：采用大块连续传输，减少总线切换开销 - 对低速外设：按需触发单次传输，避免资源占用 3. **统一的总线架构** - 内存和外设共享同一总线（如AHB/APB），DMA通过总线仲裁器协调访问时序，确保数据完整性。例如： ```plaintext DMA → 总线仲裁 → [内存控制器 | 外设A | 外设B] ``` --- ### **二、外设到外设传输的额外难点** 1. **缺乏中间缓冲** - 外设间直接传输时，若速率不匹配，既无内存的大容量缓冲，也无CPU的实时调度能力，易导致数据丢失。例如： - 高速SPI主设备（20MHz）向低速I²C从设备（100kHz）发送数据时，I²C接口会因无法及时响应而丢包。 2. **协议与电气特性冲突** - 不同外设的物理层协议（如UART的异步串行 vs SPI的同步时钟）和电压电平（如3.3V GPIO与5V ADC）可能直接冲突，需额外电平转换芯片，而DMA无法解决此类硬件问题。 3. **硬件路径缺失** - 大多数芯片的DMA控制器**物理上未连接外设间的数据通路**。若强行路由（如通过GPIO模拟），需消耗CPU资源进行位操作，失去DMA意义。 --- ### **三、典型场景对比** | **传输类型** | **协调机制** | **速率差异容忍度** | **硬件支持** | |--------------------|--------------------------------------|------------------|---------------------| | 内存 ↔ 外设 | 内存缓冲 + DMA调度 + 总线仲裁 | 高（10:1以上） | 标准DMA通道 | | 外设 ↔ 外设 | 仅依赖外设自身FIFO（通常<1KB） | 极低（<2:1） | 需定制交叉开关 | --- ### **四、例外情况** 少数场景下外设间可直接传输，但需满足严格条件： 1. **硬件级耦合** - 例如：ADC与DAC共享专用模拟前端（AFE），数据通过模拟开关直连，绕过数字总线。 2. **同步时钟域** - 例如：I²S音频接口的TX和RX共用同一主时钟（MCLK），确保采样率完全一致。 --- ### **总结** 内存与外设间的速率差异可通过**缓冲、调度和统一总线**化解，而外设到外设传输因**协议异构性、缓冲缺失和硬件路径限制**难以直接实现。DMA的核心价值在于**解耦CPU与数据传输**，而非创造新的物理通路。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值