- 博客(0)
- 资源 (5)
- 收藏
- 关注
串口通讯设计之Verilog实现
串口通讯设计之Verilog实现:FPGA串口模块是将由RS-485发送过来的数据进行处理,提取出8位有效数据,并按异步串口通讯的格式要求输出到MAX3223的12脚。
2011-06-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2011-06-26
TA创建的收藏夹 TA关注的收藏夹
TA关注的人