VC709开发板
关注
分享
扫一扫
文章平均质量分 85
bitart
这个作者很懒，什么都没留下…
展开
-
基于VC709构建FPGA开发学习平台(一)-系统时钟与LED
板卡上J31和J32 SMA连接器直接连接在FPGA的MRCC管脚，用作时钟输入时，可以替代系统时钟作为FPGA的时钟源；用作输出时，可将FPGA的时钟输出至片外用于测试或其他目的。板卡包含两组DDR，每一组DDR提供了一个200MHz的参考时钟，在生成MIG时，直接指定引脚即可。原创 2024-04-10 16:09:20 · 1339 阅读 · 0 评论 -
基于VC709构建FPGA开发学习平台(六)-光纤接口硬件测试
采用外部光纤回环的方式对光纤部分硬件进行了测试，并对常见的问题进行了参考说明原创 2024-04-07 08:43:26 · 1235 阅读 · 0 评论 -
基于VC709构建FPGA开发学习平台(五)-光纤接口AuroraIP例化与仿真测试
对Aurora IP进行仿真验证测试原创 2024-03-30 09:32:24 · 656 阅读 · 0 评论 -
基于VC709构建FPGA开发学习平台(四)-光纤接口AuroraIP设置与分析
Aurora IP的设置以及EXAMPLE_DESIGN的详细分析原创 2024-03-25 12:03:30 · 1465 阅读 · 0 评论 -
基于VC709构建FPGA开发学习平台(三)-GTH的参考时钟
详细介绍VC709板卡的GT_REFCLK时钟方案，包含SI5324的配置过程与数据原创 2024-03-22 14:59:24 · 894 阅读 · 4 评论