本文介绍了使用VHDL编程实现FPGA对PCI9054芯片的控制，重点在于PCI接口的信号同步和状态机设计。通过分析时序，指出数据在BLAST信号之前已存在，应在BLAST有效后捕获。在FPGA内部，读操作的数据需要额外的时钟延迟，依赖于READY信号进行同步。
使用VHDL做PCI9054芯片的控制程序，软件驱动由老师提供，用Windriver写的。
本次的控制程序只简单的使用单个word的读写，一次4B，只要一个时钟就可以。
PCI采用C MODE PCI Target模式，PCI为主机，FPGA芯片为目标机。
form PCI 的接口有：
L_D : inout STD_LOGIC_VECTOR (31 downto 0);
L_A : in STD_LOGIC_VECTOR (19 downto 0);
L_A22 : in STD_LOGIC;
L_A23 : in STD_LOGIC;
L_ADS : in STD_LOGIC;
L_BLAST : in std_logic;
L_WR : in STD_LOGIC;--1: write, 0:read;
本次的控制程序只简单的使用单个word的读写，一次4B，只要一个时钟就可以。
PCI采用C MODE PCI Target模式，PCI为主机，FPGA芯片为目标机。
form PCI 的接口有：
L_D : inout STD_LOGIC_VECTOR (31 downto 0);
L_A : in STD_LOGIC_VECTOR (19 downto 0);
L_A22 : in STD_LOGIC;
L_A23 : in STD_LOGIC;
L_ADS : in STD_LOGIC;
L_BLAST : in std_logic;
L_WR : in STD_LOGIC;--1: write, 0:read;
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
