
FPGA
文章平均质量分 81
FPGA_菜鸟
这个作者很懒,什么都没留下…
展开
-
FPGA学习笔记-数据传输的亚稳态
只要系统中有异步信号,亚稳态就是无法避免的,亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位电路等常用设计中。原创 2023-07-19 23:59:18 · 413 阅读 · 0 评论 -
verilog语法:reg与wire
wire型信号可以用作任何方程式的输入,也可以用作“assign”语句或实例元件的输出。原创 2023-06-25 18:17:58 · 2074 阅读 · 0 评论 -
DDS直接数字合成器
DDS(Direct Digital Synthesizer)即**直接数字合成器**,其基本原理利用了采样定理,通过查表法产生波形。原创 2023-06-25 00:52:36 · 716 阅读 · 0 评论