米勒电容引起的米勒效应

看到这篇讲解米勒效应的文章,清晰易懂,这里也转载一下,感谢作者。

最近在调变频器的驱动电路,某一相的上、下桥臂驱动波形分别如下图中的黄色和紫色部分所示,从紫色波形不难看出,开关管关断后,驱动波形有一个尖峰(放大后的波形如第二幅图所示),这个尖峰就是由米勒效应造成的。


关于米勒效应的原理,下面这幅图(图片源自AVAGO的技术文档)给出了很好的讲解。以下桥臂为例,当下桥臂关断时,由于米勒电容的存在,会形成一个电流回路,这样在下桥臂的门极(G)和发射极(E)就会产生一个电压尖峰,即上面图中的驱动电压尖峰。


从上面的图中不难看出,只有直流母线有电压时,才会产生这样的尖峰,直流母线未上电时的驱动波形如下图所示,并未发现如之前所述的驱动电压尖峰,因而在测驱动信号时,还是要检测直流母线上电时的波形。

 

https://blog.youkuaiyun.com/Ronnie_Hu/article/details/78089336

<think>嗯,用户想了解如何用电容抑制米勒效应的方法和原理。首先,我需要回忆一下米勒效应是什么。记得米勒效应是由于MOS管的栅极和漏极之间的电容(米勒电容,Cgd)在开关过程中引起的电压变化,导致栅极电压出现平台现象,从而延长开关时间,增加损耗。根据引用[2],米勒效应在MOS管开通过程中,GS电压会有一个平台期,之后才继续上升至完全导通。 接下来,用户提到使用电容来抑制米勒效应。根据引用[1],驱动电路在G级和S级之间加足够大的电容可以消除米勒效应,但开关时间会变长,一般推荐加0.1倍Ciess的电容值。这里Ciess可能是指输入电容,即Ciss,等于Cgs加上Cgd。所以,加在GS之间的电容可以分流米勒电容的影响,对吗? 需要解释为什么在GS之间并联电容可以抑制米勒效应。可能的原因是,并联的电容增加了栅源电容Cgs的总值,从而减小了米勒电容Cgd对栅极电压的影响。根据米勒定理,Cgd在输入端会被放大为Cgd*(1+A),其中A是增益。当在GS之间加电容,可能改变等效电容,从而降低这种放大效应。 另外,引用[1]提到加太大的电容会延长开关时间,所以需要权衡。推荐值是0.1倍的Ciss。这可能是因为过大的电容虽然抑制了米勒效应,但增加了充放电时间,影响开关速度。 然后,用户可能需要具体的实施方法,比如如何选择电容值,电路如何设计。例如,引用[3]中的电路图可能有参考价值,但用户没有提供图,可能需要用文字描述。比如,在驱动电路中,直接在MOS管的GS之间并联一个合适容值的电容,或者在驱动电阻两端并联加速电容,加快充放电速度,减少平台时间。 还需要注意,抑制米勒效应的方法不仅仅是加电容,还可能包括优化驱动电路,比如降低驱动电阻,使用有源钳位等。但用户的问题特别关注电容的使用,所以应重点在这方面展开。 可能用户的实际应用场景是电源设计或开关电路,需要减少开关损耗和电压尖峰。这时候,正确选择电容参数很重要,既要有效抑制米勒效应,又不显著影响开关速度。需要解释电容的作用原理,如何计算合适的电容值,以及实际应用中的注意事项。 总结回答的结构:先解释米勒效应的成因,然后说明并联电容的方法,分析其原理,接着给出具体实施步骤和参数选择建议,最后可能提到其他辅助措施。同时需要引用提供的资料中的内容,比如引用[1]和[2]来支持观点。</think>### 如何用电容抑制米勒效应的方法及原理 #### 一、米勒效应的成因 米勒效应由MOS管的**米勒电容($C_{gd}$)**引起。在开关过程中,漏极电压($V_{ds}$)的快速变化通过$C_{gd}$耦合到栅极,导致栅源电压($V_{gs}$)出现“平台期”(即$V_{gs}$上升到某一值后停滞一段时间,随后继续上升至完全导通)。这一过程延长了开关时间并增加开关损耗[^2]。 #### 二、电容抑制米勒效应的原理 在栅极和源极(G-S)之间并联电容$C_{ext}$,可显著改变栅极等效电容的动态特性: 1. **分流米勒电容的影响**:$C_{ext}$增大了栅源总电容($C_{gs} + C_{ext}$),降低了$C_{gd}$对栅极电压的反馈作用。根据米勒定理,$C_{gd}$在输入端等效为$C_{gd}(1+A)$($A$为增益),而增大$C_{ext}$可削弱这一等效电容的放大效应。 2. **缩短电压平台期**:$C_{ext}$加速了栅极电荷的充放电过程,从而缩短平台期时间,减少开关损耗[^1]。 #### 三、具体实施方法 1. **电容选型与参数计算** - **推荐值**:$C_{ext} = 0.1 \cdot C_{iss}$,其中$C_{iss} = C_{gs} + C_{gd}$(MOS管输入电容)。 - **过大电容的弊端**:虽然$C_{ext}$越大抑制效果越强,但会导致开关时间显著延长,需权衡速度与损耗。 2. **典型电路设计** 在MOS管驱动电路中,将$C_{ext}$直接并联在G-S之间(如下图虚线框部分): ``` [驱动信号] → 电阻R →┬─→ G(栅极) ├─→ C_ext └─→ S(源极) ``` - **加速电容优化**:可在驱动电阻两端并联小电容(如100pF~1nF),进一步加快栅极充放电速度。 #### 四、辅助优化措施 1. **降低驱动电阻**:减小驱动回路电阻可加快栅极电流变化率,缩短平台期。 2. **有源钳位电路**:在漏极加入钳位二极管或TVS管,抑制$V_{ds}$的电压尖峰,间接减少$C_{gd}$的耦合效应[^3]。 #### 五、实际应用示例 在电池保护电路中,通过合理配置$C_{ext}$可显著降低开关瞬态损耗。例如,某MOS管的$C_{iss}=2nF$,则$C_{ext}=0.2nF$可有效抑制米勒效应,同时保持开关速度[^3]。
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值