STM8AF6269学习-GPIO（2）

上次说了GPIO输入、输出均有几种模式。但我不是学电子的。有些搞不懂，求助于万能的google吧。

A "floating" input is one that is not "tied" to anything: hence "floating".
The usual "tie-ing" is either a pull-up resistor to the power rail or a pull-down resistor to 0 volts / gnd. Either of these connections establishes a known potential at the input. Without either, the input potential is indeterminable - so it is "floating." In terms of electronic engineering and almost without exception, floating inputs are recognised as bad practice

另一位网友的博客：

悬浮输入与上拉输入是两种输入方式，不同之处在于上拉输入时，引脚内部有个上拉电阻。当引脚悬空时，上拉输入的引脚电平是确定的，即高电平；而悬浮输入则不同，它的电平时不确定的，即使外部的一个很小的信号都会使其发生改变。

上拉输入最典型的应用就是外部按键，当按键未按下时，我们要保证它是高电平，当按键按下时才被拉低；而悬浮输入的典型应用就是模数转换，外部的任何一个小信号都要经过A/D采样转换为数字信号。

推挽输出:可以输出高,低电平,连接数字器件

开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内)，

开漏输出有这么几个特点：

(1) 利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经上拉电阻到负载，IC内部仅需很小的栅极驱动电流。

(2) 因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。比如加上上拉电阻就可以提供TTL/CMOS电平输出等。（上拉电阻的阻值决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。）

(3) 开漏结构提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

(4) 可以将多个开漏输出的引脚连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。

算了，直接把这位哥们的博客转了。写的很全了 点击打开链接