- 博客(4)
- 收藏
- 关注
RSS订阅原创 lab5 覆盖率收集
1，在编译开始之前为设计文件添加覆盖率选项，使能了statement覆盖率、branch覆盖率、01toggle覆盖率、finite state machine有限状态机覆盖率。cgs，所有代码覆盖率，directives（指令，不知道什么意思）kdb：vcs仿真会生成verdi的库文件，通常库文件为sim.daidir,库文件里面包含相应代码信息；vcs +incdir+“.”，在RTL中写了`include的话，用该选项指明路径。全都跑了，最后覆盖率有个八九十，不想看细节了，先赶进度吧。
2023-12-27 21:40:17
767
1
原创 mcdf lab4自己创建的测试
3，在reg trans task里new的reg trans对象会被放进reg gen类中new的mailbox里，穿过env中的driver被打进dut接口后再放进另外一个mailbox里传送回来，这样做的目的有二：一通过rsp比特位检查确保数据经过driver，二cmd=read时，拿回读出来的数据。2，该task会new一个reg trans对象（这个类中的属性也是rand的cmd addr data这哥仨，再加上一个rsp比特位），然后随机化它，如下图。来证明dut中的寄存器可以被正确读写。
2023-12-13 22:56:19
992
1
原创 systemverilog把数组长度叫宽度，$size输出“宽度”的疑问和个人理解
如下面的多维常数数组bit [31:0] a [0:7];或者int a[0:7];我一开始理解为：每个元素都为32bit，a数组里有8个元素。所以$size操作符被称为求数组的“宽度”我觉得好诡异，反复看了好几篇才确定没理解错。按照C语言的逻辑，宽度应该是元素的大小，长度是元素的个数。但其实c里数据是按照字节/字算的，sv虽然也是按照32位存，但是sv中C++的部分只是工具，逻辑上还是verilog地位更高。在verilog里，所有数据都是1bit 1个reg或者一根线，所以并没有一个字一个字
2021-07-08 14:38:04
2601
原创 Ubuntu双系统+pytorch环境搭建日记
1.卸载挂掉的ubuntu首先管理启动项。legacy是较老的开机启动引导方式。现在一般采用UEFI方式。对于UEFI启动方式，可以用easyUEFI删除。有一种教程是打开win系统盘，删除ubuntu文件夹。并不理解这和easyUEFI删除的项目的区别。两项我都删了。然后删除ubuntu占用的磁盘分区。磁盘管理里边不能删除系统分区，在easyUEFI中删除。2.ubuntu系统盘制作工具：UltraISO3.bios更改第一启动方式为UEFI插u盘开机进bios更改。否则默认开机进入win10
2021-06-18 20:39:24
281
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人