PCB DRC检查报错

PCB DRC检查报错

1.Clearance Constraint(Gap=8mil)(All)(All) 间距规则问题
需要检查检查间距是否满足要求

2.Short-Circuit Constraint (Allowed=No)(All)(All) 板子某处存在短路
需要检查检查PCB走线

3.Un-Rounted Net Constraint ((All)) 板子存在开路
需要确保所有的线联通

4.Modified Polygon(Allow modifid:No)(Allow shelved:No) 修改之后的铜皮没有进行重新灌铜操作,不允许这样的铜皮存在

5.Width Constraint(Min=8mil) (max=8mil) (Preferred=8mil)(All) 线宽规则报错
需要检查走线线宽是否在设置的线宽允许范围之内

6.Routing Via(MinHoleWidth =12mil)(MaxHoleWidth = 12mil)(PreferredHoleWidth = 12mil)
(MinWidth = 24mil)(MaxWidth = 24mil)(PreferedWidth = 24mil)(All)
过孔大小规则,检查下PCB设计放置的过孔大小是否是过孔约束规则设置的大小,不是话改成设置的大小值就不会继续报错

7.Minimum Solder Mask Sliver(Gap = 10mil)(disable)(All)(All)最小阻焊桥规则,检查阻焊与阻焊之间的间距必须满足设置值,否则生产的时候绿油桥无法生产(绿油桥一般最小是4mil)

8.Silk To Solder Mask (Clearance = 10mil)(Disabled)(IsPad),(All)丝印放到了阻焊上,阻焊的作用是防止油墨覆盖,生产出来之后丝印残缺,所以不允许,出现此类报错,请对应检查

9.Net Antennae (Tolerance = 0mil)(Disabled)(All)线头规则,设计中出现了"Stub"线头,找到并删除它

10.Component Clearance Constraint (Horizontal Gap = 10mil,Vertical Gap = 10mil)(disable)(All),(All) 器件与器件规则,设置这个规则的目的是担心器件与器件有交叠导致后期器件贴片的时候冲突

11.Height Constraint (Min = 0mil)(Max = 1000mil)(Prefered = 500mil)(All) 对于设置的限高要求区域,我们通常需要对放置本区域的器件高度进行检查,放置后期装配时和外壳有冲突

在Altium Designer软件中,DRC(Design Rule Check,设计规则检查)是确保PCB设计符合电气、物理等规则的重要工具。以下是一些常见的DRC检查报错信息: ### 电气规则相关报错 - **短路(Short Circuit)**:当两个不同网络的导线、焊盘等导电元素直接接触时,会触发短路报错。例如,两条不同网络的走线交叉且没有过孔连接不同层来区分网络,就会出现短路情况。这可能导致信号干扰甚至损坏电路。 ```python # 示例代码,假设用于模拟检查短路情况(实际软件内部实现复杂得多) def check_short_circuit(traces): for i in range(len(traces)): for j in range(i + 1, len(traces)): if traces[i].network != traces[j].network and traces[i].is_overlapping(traces[j]): return True return False ``` - **未连接的网络(Unconnected Net)**:某个网络中的引脚没有与其他任何导电元素连接,形成孤立的网络。这可能会使该引脚对应的电路功能无法实现,例如芯片的某个信号引脚没有走线连接出去。 ```python # 示例代码,模拟检查未连接网络 def check_unconnected_net(nets): for net in nets: if len(net.connected_pins) == 0: return True return False ``` ### 间距规则相关报错 - **走线间距不足(Track Clearance Violation)**:相邻两条走线之间的距离小于设定的最小间距规则。间距过小可能会导致信号串扰,影响电路的稳定性和性能。比如在高速电路中,信号之间的干扰会更加明显。 ```python # 示例代码,模拟检查走线间距 def check_track_clearance(traces, min_clearance): for i in range(len(traces)): for j in range(i + 1, len(traces)): distance = traces[i].distance_to(traces[j]) if distance < min_clearance: return True return False ``` - **焊盘与走线间距不足(Pad - Track Clearance Violation)**:焊盘与连接它的走线之间的距离不符合规则。这可能会影响焊接质量,例如在焊接过程中容易出现焊锡桥接等问题。 ### 孔径规则相关报错 - **过孔孔径过小(Via Hole Size Violation)**:过孔的钻孔尺寸小于设定的最小孔径规则。过小的孔径可能会导致钻孔难度增加,甚至无法正常钻孔,影响多层板之间的电气连接。 ```python # 示例代码,模拟检查过孔孔径 def check_via_hole_size(vias, min_hole_size): for via in vias: if via.hole_size < min_hole_size: return True return False ``` ### 阻焊规则相关报错 - **阻焊开窗过小(Solder Mask Relief Violation)**:阻焊层开窗的尺寸小于规定值,可能会导致焊盘无法完全暴露,影响焊接效果,出现虚焊等问题。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值